作為軟件開發人員，大多數對于保護模式都感到神秘和不易理解。本人在開發32位微內核搶占式多線程操作系統過程中，深入了解到CPU的地址機理，在這里將分析CPU的工作原理，解開保護模式的神秘面紗，讀者將會發現保護模式其實與實模式一樣簡單和易于控制。在此基礎上用四五十行C語言程序做到進出保護模式和在實模式之下直接訪問整個4GB內存空間。

雖然有許多書籍對保護模式作解釋，但沒有一本能簡單明了地解釋清楚，冗長煩雜的術語讓人看著想打瞌睡，甚至還有許多用匯編寫的(可能根本不能運行的)保護模式試驗程序，事實上用C語言本身就可以做保護模式的進出工作。

我們可能知道CPU上電后從ROM中的BIOS開始運行，而Intel文檔卻說80x86CUP上電總是從最高內存下16字節開始執行，那么BIOS是處在內存的最頂端64K(FFFF0000H)還是1M之下的64K(F0000H)處呢?事實上在這兩個地方都同時出現(可用后面存取4GB內存的程序驗證)。

為什么?為了弄清楚以上問題，首先要了解CPU是如何處理物理地址的?真的是在實模式下用段寄存器左移4位與偏移量相加，在保護模式下用段描述符中的基地址加偏移量而兩者是毫無關聯的嗎?答案是兩者其實是一樣的。當Intel把80286推出時其地址空間變成了24位，從8086的20位到24位，十分自然地要加大段寄存器才行，實際上它們都被加大了，只是由于保護的原因加大的部分沒有被程序看見，到了80386之后地址又從24位加大到32位(80386SX是24位)。整個段寄存器如下圖所示：

@@12A08400.GIF;圖1@@

在8086中CPU只有“看得見部分”，從而也直接參與了地址形成運算，但在80286之后，在“看不見部分”中已經包含了地址值，“看得見部分”就退化為只是一個標號再也不用參與地址形成運算了。地址的形成總是從“不可看見部分”取出基址值與偏移相加形成地址。也就是說在實模式下當一個段寄存器被裝入一個值時，“看不見部分”的界限被設成FFFFH，基址部分才是要裝入值左移4位，屬性部分設成16位0特權級。這個過程與保護模式時裝入一個段存器是同理的，只是保護模式的“不可見部分”是從描述表中取值，而實模式是一套固定的過程。

對于CPU在形成地址時，是沒有實模式與保護模式之分的，它只管用基址(“不可見部分”)去加上偏移量。實模式與保護模式的差別實際上只是保護處理部件是否工作得更精確而已，比如不允許代碼段的寫入。實模式下的段寄存裝入有固定的形成辦法從而也就不需要保護模式的“描述符”了，因此保持了與8086/8088的兼容性。而“描述符”也只是為了裝入段寄存器的“不可見部分”而設的。

從上面的“整個段寄存器”可見CPU的地址形成與“看得見部分”的當前值毫無關系，這也解釋了為什么在剛進入保護模式時后面的代碼依然被正確地運行而這時代碼段寄存器CS的值卻還是進入保護模式前的實模式值，或者從保護模式回到實模式時代碼段CS被改變之前程序是正常地工作，而不會“突變”到CS左移4位的地址上去，比如在保護模式時CS是08H的選擇器，到了實模式時CS還是08H但地址不會突然變成80H加上偏段量中去。因為地址的形成不理會段寄存器“看得見部分”的當前值，這一個值只是在被裝入時對CPU有用。

地址的形成與CPU的工作模式無關，也就是說實模式與0特權級保護模式不分頁時是一模一樣的。明白了這一機理，在實模式下一樣可以處理通常被認為只有在保護模式才能做的事，比如訪問整個機器的內存。可以不必理會保護模式下的眾多術語，或者更易于理解，如選擇器就是“看得見部分”，描述符是為了裝入“不可見部分”而設的。

作為驗證CPU的這種機理，這里寫了一個實模式下訪問4GB內存的C程序。有一些書籍也介紹有同樣功能的匯編程序，但它們都錯誤地認為是利用80386芯片的設計疏漏。實際上Intel本身就在使用這種辦法，使得CPU上電時能從FFFFFFF0H處開始第一條指令，這種技術在286之后的每一臺機器每一次冷啟動時都使用，只是我們不知道罷了。CPU上電也整個代碼段寄存器是這樣的：

@@12A08401.GIF;圖2@@

EIP=0000FFF0H

這樣CS∶EIP形成了FFFFFFF0H的物理地址，當CPU進行一次遠跳轉重新裝入CS時，基址就變了。

為了訪問4G內存空間，必須有一個段寄存器的“不可見部分”的界限為4G-1，基址為0，這樣就包含了4GB內存，不必理會可見部分的值。顯然要讓段寄存器在實模式下直接裝入這些值是不可能的。唯一的辦法是讓CPU進入一會兒保護模式在裝入了段寄存器之后馬上回到實模式。

進入保護模式十分簡單，只要建好GDT把CRO寄存器的位0置上1，CPU就在保護模式了，從前面所分析CPU地址形成機理可知，這時不必理會寄存器的“看得見部分”值是否合法，各種段寄存器是一樣可用的，就像沒進保護模式一樣。在把一個包含有4GB地址空間的值裝入某個段寄存器之后就可返回實模式。

預先可建好GDT如下：

unsigned long GDT-Table[]={0,0, //空描述符，必須為零0x0000FFFF,0xCF9A00, //32位平面式代碼段0x0000FFFF,0xCF9200 } , //32位平面式數據段只是為了訪問數據的話只要2個GDT就足夠了，因為并沒有重裝代碼段，這里給出3個GDT只是為了完整性。

通常在進入保護模式時要關閉所有的中斷，把IDTR的界限設置為0，CPU自動關閉所有中斷，包括NMI，返回實模式后恢復IDTR并開中斷。

另外A20地址線的控制對于正確訪問整個內存也很重要，在進入保護模式前要讓8042打開A20地址線。

在這個例子里FS段寄存器設成可訪問4GB內存的基址和界限，由于在DOS中很少有程序會用到GS、FS這兩個386增加的段寄存器，當要讀寫4GB范圍中的任一個地方都可通過FS段來達到，直到FS在實模式下被重裝入沖掉為止。

這個例子在386SX、386DX、486上都運行通過。例子里加有十分詳細的注釋，由于這一程序是用BC 3.1編譯連接的，而其連接器不能為DOS程序處理32位寄存器，所以直接在代碼中加入操作碼前綴0x66和地址前綴0x67，以便讓DOS實模式下的16位程序可用32位寄存器和地址。程序的右邊以注釋形式給出等效的32位指令。要注意16位的指令中mov al, byte ptr [BX]的指令碼正好是32位的指令mov al, byte ptr[EDI]。

讀者可用這個程序驗證BIOS是否同時在兩個區域出現。如果有線性定址能力的VESA顯示卡(如TVGA9440)還可進一步驗證線性顯示緩沖區在1MB之上的工作情況。

?

db 0x66

SHR AX,16 //SHR EAX,16

MOV word ptr pdescr-tmp [4],AX

//GDTR Base high16 bits

LGDT pdescr-tmp //Load GDTR

}

//****

//* Enter 32 bit Flat Protected Mode

//****

asm{

mov DX,0x10 // The Data32 Selector

db 0x66,0x0F,0x20,0xC0 // MOV EAX,CR0

db 0x66

MOV BX,AX // MOV EBX,EAX

OR AX,1

db 0x66,0x0F,0x22,0xC0

//MOV CRO,EAX // Set Protection enable bit

JMP Flsuh

} //Clear machine perform cache.

flush: // Now In