很多人詢問關于約束、時序分析的問題，比如：如何設置setup，hold時間?如何使用全局時鐘和第二全....
![的頭像]()
FPGA之家 發表于 05-29 10:06
?1677次閱讀
組合邏輯：任何時刻電路的穩定輸出，僅僅取決于該時刻各個輸入變量的取值。
![的頭像]()
FPGA之家 發表于 05-29 09:16
?1547次閱讀
在窄帶應用中，零中頻軟件無線電芯片已經非常流行，其代表是ADI公司的AD9361。
![的頭像]()
FPGA之家 發表于 05-26 10:17
?3834次閱讀
我們知道FPGA由LUT、IO接口、時鐘管理單元、存儲器、DSP等構成，我覺得最能代表FPGA特點的....
![的頭像]()
FPGA之家 發表于 05-25 09:29
?4559次閱讀
調用quartus的ip核測量頻率和幅值，可以把程序分成四大部分。第一部分是AD采樣模塊，本次實驗用....
![的頭像]()
FPGA之家 發表于 05-23 14:10
?2305次閱讀
最后說明，我不是研究信號處理的專業人士，所以文中必有疏漏或者錯誤，如發現還請不吝賜教。
![的頭像]()
FPGA之家 發表于 05-22 09:11
?1196次閱讀
那么如何將包含XIlinx IP的用戶模塊封裝成網表文件，下面將給出詳細步驟
![的頭像]()
FPGA之家 發表于 05-18 11:12
?3595次閱讀
由原理圖可知僅當FPGA的對應管腳輸入低電平時LED才會亮，流水燈的效果可以輪流讓四個對應管腳輸....
![的頭像]()
FPGA之家 發表于 05-14 14:11
?2237次閱讀
以前總是沒有記錄的習慣，導致遇到問題時總得重新回憶與摸索，大大降低了學習效率，從今天開始決定改掉....
![的頭像]()
FPGA之家 發表于 05-14 14:09
?1674次閱讀
隨著大數據的興起以及信息技術的快速發展，數據傳輸對總線帶寬的要求越來越高，并行傳輸技術的發展受到了時....
![的頭像]()
FPGA之家 發表于 05-10 14:07
?2912次閱讀
在FPGA開發過程中，如果我們把bit文件下載到FPGA中，那么當FPGA掉電以后，bit文件就丟失....
![的頭像]()
FPGA之家 發表于 05-09 10:08
?7983次閱讀
ChipScope是Xilinx提供的一個校驗FPGA設計的工具。它的本質是一個虛擬的邏輯分析儀，能....
![的頭像]()
FPGA之家 發表于 05-08 16:55
?9315次閱讀
我一直沒搞明白BUFIO是干嘛用的。
![的頭像]()
FPGA之家 發表于 05-08 15:20
?3881次閱讀
UltraRAM 原語（也稱為 URAM）可在 Xilinx UltraScale + 架構中使用，....
![的頭像]()
FPGA之家 發表于 05-08 15:15
?3333次閱讀
首先說明一下Modelsim與Questa Sim都可以與Vivado聯調，也比較相似，但是Ques....
![的頭像]()
FPGA之家 發表于 05-08 11:19
?8536次閱讀
時鐘周期約束：用戶需要將設計中的所有時鐘進行約束后，綜合器才能進行合理的靜態時序分析。一個設計中的時....
![的頭像]()
FPGA之家 發表于 05-06 09:31
?3364次閱讀
這里的面積指一個設計消耗 FPGA/CPLD 的邏輯資源的數量，對于 FPGA 可以用消耗的 FF(....
![的頭像]()
FPGA之家 發表于 05-04 17:52
?1104次閱讀
在視頻處理中，為了能夠實時調節圖像的對比對，通常需要對直方圖進行拉伸處理。
![的頭像]()
FPGA之家 發表于 05-04 09:38
?2153次閱讀
使用Verilog編寫好了功能模塊以及對應的testbench之后，一般需要對其功能進行仿真測試。由....
![的頭像]()
FPGA之家 發表于 04-28 14:06
?5105次閱讀
在進行FPGA的設計時，經常會需要在綜合、實現的階段添加約束，以便能夠控制綜合、實現過程，使設計滿足....
![的頭像]()
FPGA之家 發表于 04-27 10:08
?2644次閱讀
按鍵作為一種機械開關，在進行按鍵操作時，機械接觸點的彈性及電壓突變等原因，在機械開關合閉的時候會出現....
![的頭像]()
FPGA之家 發表于 04-27 09:55
?2496次閱讀
數字電路中，電路通過復位來啟動，復位猶如數字電路的“起搏器”，主要有下面三種方式
![的頭像]()
FPGA之家 發表于 04-19 14:36
?4136次閱讀
直接看數學公式描述如何迭代不直觀，先來看動圖就很容易理解牛頓迭代法為什么叫迭代法以及怎樣迭代的
![的頭像]()
FPGA之家 發表于 04-17 09:04
?4967次閱讀
在統計學中，相關是描述兩個隨機變量序列或二元數據之間的統計關系，無論是否具有因果關系。
![的頭像]()
FPGA之家 發表于 04-15 09:14
?10260次閱讀
英特爾 Stratix 10 TX FPGA 提供多達 144 個收發器通道和 1 到 58 Gb....
![的頭像]()
FPGA之家 發表于 04-13 09:53
?1374次閱讀
FPGA中關于SPI的使用
![的頭像]()
FPGA之家 發表于 04-12 10:13
?1599次閱讀
本實驗基于xilinx ARTIX-7芯片驗證實現，有時間有興趣的朋友可在其他FPGA芯片上實現驗證....
![的頭像]()
FPGA之家 發表于 04-11 10:51
?1646次閱讀
一個簡單的8位處理器完整設計過程及verilog代碼,適合入門學習參考，并含有作者個人寫的指令執行過....
![的頭像]()
FPGA之家 發表于 04-10 11:43
?5809次閱讀
基本邏輯單元LAB包含10xALM,ALM全程為Adaptive Logic Module，具有8輸....
![的頭像]()
FPGA之家 發表于 04-10 10:24
?3508次閱讀
HLS，Http Live Streaming 是由Apple公司定義的用于實時流傳輸的協議，HLS....
![的頭像]()
FPGA之家 發表于 04-06 09:29
?1484次閱讀
工商網監