自行設計Flash讀寫控制器的優點在于可控性很高，缺點在于需要花費時間設計并進行穩定性測試。相應的，....
![的頭像]()
FPGA之家 發表于 07-27 09:29
?7068次閱讀
首選我們來聊聊時序邏輯中最基礎的部分D觸發器的同步異步，同步復位即復位信號隨系統時鐘的邊沿觸發起作用....
![的頭像]()
FPGA之家 發表于 07-26 10:17
?28184次閱讀
一般來說，每一個領域必然有那么幾個的先驅人物，而Nick教授就是網絡領域尤其是SDN領域的先驅。但N....
![的頭像]()
FPGA之家 發表于 07-26 10:10
?12228次閱讀
debug，尤其是通信芯片的debug，可以有很多的方法。一個數據幀從進入到輸出，可以在通路上的關鍵....
![的頭像]()
FPGA之家 發表于 07-19 10:19
?7915次閱讀
歡迎FPGA工程師加入官方微信技術群第一次看到以太網物理地址格式時，感覺很平淡。像看到IPV4和IP....
![的頭像]()
FPGA之家 發表于 07-19 10:16
?6950次閱讀
次當插上鼠標或者U盤的時候，電腦是怎么知道是什么設備的呢？這里用到的就是枚舉了。枚舉，其實就是讓HO....
![的頭像]()
FPGA之家 發表于 07-14 10:25
?24033次閱讀
最近的項目邏輯資源不夠，因為應用需求，要一組256個四輸入的模塊，后來改吧改吧，改成了一組165個6....
![的頭像]()
FPGA之家 發表于 07-13 09:24
?4413次閱讀
在理論的基礎上詳細闡述了如何基于Verilog HDL搭建的數字電路，來完成來完成FIR橫向濾波器的....
![的頭像]()
FPGA之家 發表于 07-08 08:33
?6699次閱讀
本文針對Vivado中實現的邏輯鎖定和增量編譯進行的工程實例介紹，文中有對應工程的下載地址。友情提示....
![的頭像]()
FPGA之家 發表于 07-06 10:32
?7995次閱讀
VGA(視頻圖形陣列)作為一種標準的顯示接口得到廣泛的應用。依據VGA顯示原理，介紹了利用FPGA實....
![的頭像]()
FPGA之家 發表于 06-29 10:05
?5896次閱讀
Verilog的基本設計單元是“模塊”(block)。一個模塊是由兩部分組成的，一部分描述接口，另一....
![的頭像]()
FPGA之家 發表于 06-26 15:30
?13193次閱讀
操作時序（timing）：各信號有效的先后順序及配合關系
![的頭像]()
FPGA之家 發表于 06-24 16:21
?12358次閱讀
工商網監