Linux信號(hào)事件發(fā)生的兩個(gè)來(lái)源
什么是信號(hào) 信號(hào)可以理解為軟件中斷，是在軟件層次上對(duì)中斷機(jī)制的一種模擬，在原理上，一個(gè)進(jìn)程收到一個(gè)信....
教你怎樣在主控芯片GD32V上運(yùn)行RT-Thread？
基于 RISC-V 架構(gòu)設(shè)計(jì)的一款面向 IOT 領(lǐng)域的 MCU，主頻最高 108 MHZ，根據(jù)定位差....
在SpinalHDL中如何優(yōu)雅地例化端口？
在編寫(xiě)Verilog代碼時(shí)最痛苦的事情便是例化模塊時(shí)端口的連接，這時(shí)候的你我便成了連線工程師，本節(jié)就....
模型復(fù)雜性日益增加，AI優(yōu)化的硬件隨之出現(xiàn)
人工智能（AI）模型的規(guī)模和復(fù)雜度以每年大約 10 倍的速度不斷增加，AI 解決方案提供商面臨著巨大....
Verilog有哪幾個(gè)版本？怎樣去寫(xiě)出它？
眾所周知，用于FPGA開(kāi)發(fā)的硬件描述語(yǔ)言（HDL）主要有兩種：Verilog和VHDL。
如何去使用這幾個(gè)Linux命令？
使用 Linux 系統(tǒng)的開(kāi)發(fā)者，很多人都有自己喜歡的系統(tǒng)命令，下面這個(gè)幾個(gè)命令令是我平常用的比較多的....
如何通過(guò)網(wǎng)線FTP的方式讀取波形文件？
最近在使用示波器測(cè)一些波形數(shù)據(jù)，需要保存記錄，以前通常是使用U盤(pán)的方式來(lái)存波形數(shù)據(jù)。
AD9361官方FPGA工程編譯過(guò)程
ADI是業(yè)界卓越的半導(dǎo)體公司，在模擬信號(hào)、混合信號(hào)和數(shù)字信號(hào)處理的設(shè)計(jì)與制造領(lǐng)域都發(fā)揮著十分重要的作....
如何通過(guò)自動(dòng)化腳本實(shí)現(xiàn)Questasim和Verdi的聯(lián)合仿真
Verdi是用來(lái)仿真以及debug波形的工具，但它不能夠用來(lái)編譯verilog和systemveri....
組合電路中0型冒險(xiǎn)和1型冒險(xiǎn)及其消除方法
什么是競(jìng)爭(zhēng)和冒險(xiǎn)？ （1）競(jìng)爭(zhēng) 在一個(gè)組合電路當(dāng)中，當(dāng)某一個(gè)變量經(jīng)過(guò)兩條以上的路徑到達(dá)輸出端的時(shí)候，....
通常有兩種不同的時(shí)鐘門(mén)控實(shí)現(xiàn)技術(shù)
時(shí)鐘門(mén)控（Clock Gating）是一種在數(shù)字IC設(shè)計(jì)中某些部分不需要時(shí)關(guān)閉時(shí)鐘的技術(shù)。這里的“部....
淺談RTL設(shè)計(jì)風(fēng)格及Verilog編碼規(guī)范
一、同步設(shè)計(jì) 1.1 時(shí)鐘的同步設(shè)計(jì) 關(guān)注問(wèn)題： （1）設(shè)計(jì)中盡可能使用單時(shí)鐘和單時(shí)鐘邊沿觸發(fā) （2....
基于彩色MT9V034攝像頭 Bayer轉(zhuǎn)RGB FPGA實(shí)現(xiàn)
1 圖像bayer格式介紹 bayer格式是伊士曼·柯達(dá)公司科學(xué)家Bryce Bayer發(fā)明的，Br....
怎么在Vitis中設(shè)定Kernel的頻率？
在Vitis 統(tǒng)一軟件平臺(tái)中使用Alveo系列開(kāi)發(fā)板設(shè)計(jì)加速Kernel時(shí)，系統(tǒng)會(huì)自動(dòng)為Kernel....
教你們用Vivado硬件管理器對(duì)閃存進(jìn)行編程
將 .mcs 文件寫(xiě)入 Quad SPI 或 Linear BPI 閃存 大多數(shù) FPGA/SoC ....
探究關(guān)于FPGA的DDS設(shè)計(jì)方案
基于FPGA的DDS設(shè)計(jì)方案1 DDS技術(shù)簡(jiǎn)介隨著電子技術(shù)的不斷發(fā)展，傳統(tǒng)的頻率合成技術(shù)逐漸不能滿足....
深度解析Zookeeper五個(gè)最核心知識(shí)點(diǎn)
1 ZooKeeper簡(jiǎn)介 ZooKeeper 是一個(gè)開(kāi)源的分布式協(xié)調(diào)框架，它的定位是為分布式應(yīng)用提....
FPGA上部署深度學(xué)習(xí)的算法模型的方法以及平臺(tái)
今天給大家介紹一下FPGA上部署深度學(xué)習(xí)的算法模型的方法以及平臺(tái)。希望通過(guò)介紹，算法工程師在FPGA....
如何使用QSPI Flash控制器開(kāi)發(fā)板上的 QSPI Flash進(jìn)行寫(xiě)讀操作
學(xué)習(xí)內(nèi)容 本文首先介紹Flash和QSPI Flash控制器的相關(guān)內(nèi)容，然后使用 QSPI Flas....
總結(jié)關(guān)于NAND Flash調(diào)試
很久沒(méi)接觸過(guò) nandflash 驅(qū)動(dòng)了，最近工作又摸了一下，那就順便整理點(diǎn)筆記總結(jié)一下吧。nand....
世界上最先進(jìn)分布式版本控制系統(tǒng)Git介紹
前言 Git是目前最流行的版本控制工具，Linux，Android都是使用git進(jìn)行管理。Githu....
以高速AD9361芯片為例進(jìn)行數(shù)據(jù)接口邏輯代碼的編寫(xiě)
本文通過(guò)以高速AD9361芯片為例進(jìn)行數(shù)據(jù)接口邏輯代碼的編寫(xiě)，利用SelectIO IP快速高效完成....
關(guān)于二進(jìn)制表示和補(bǔ)碼計(jì)算的來(lái)龍去脈
一、前言 計(jì)算機(jī)最喜歡的數(shù)字就是 0 和 1，在 CPU 的世界中，它只認(rèn)識(shí)這兩個(gè)數(shù)字，即使是強(qiáng)大的....
教你們?cè)趺瓷葿RAM初始值的coe文件
Vivado中BRAM IP核是經(jīng)常會(huì)用到的，而一種比較簡(jiǎn)便的給RAM賦初值的方式就是通過(guò)一個(gè)coe....
一文圖解工業(yè)HART總線協(xié)議
［導(dǎo)讀］ 在AIOT蓬勃發(fā)展的今天，也掀起傳統(tǒng)工業(yè)設(shè)備IOT革新的浪潮。那么需要對(duì)工業(yè)設(shè)備進(jìn)行IOT....
探究DSP-PYNQ新增對(duì)ZCU111和Ultra96的支持！
在PYNQ RFSoCWorkshop之后，Xilinx再次推出DSP-PYNQ，與之前只發(fā)布了基于....
工商網(wǎng)監(jiān)