課程8：簡(jiǎn)單的Testbench設(shè)計(jì)
描述測(cè)試信號(hào)的變化和測(cè)試過(guò)程的模塊叫做測(cè)試平臺(tái)（Testbench），它可以對(duì)電路模塊進(jìn)行動(dòng)態(tài)的測(cè)試。通過(guò)觀測(cè)被測(cè)試模塊的輸出信號(hào)是否符合要求，可以調(diào)試和驗(yàn)證邏輯系統(tǒng)的設(shè)計(jì)和結(jié)構(gòu)是否正確，便于發(fā)現(xiàn)問(wèn)題并修改。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1660文章
22412瀏覽量
636335 -
測(cè)試
+關(guān)注
關(guān)注
9文章
6203瀏覽量
131366 -
調(diào)試
+關(guān)注
關(guān)注
7文章
646瀏覽量
35661
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
testbench設(shè)置的問(wèn)題
本帖最后由 平漂流 于 2017-5-21 11:09 編輯
如圖，看Verilog仿真視頻教程里面，在testbench設(shè)置時(shí)候，直接復(fù)制“blocking_vlg_tst”到top
發(fā)表于 05-21 11:04
LFSR testbench V1.2
LFSR testbench
The LFSR testbench can help you understand the LFSR basics:
1. Change
發(fā)表于 05-14 11:18
?50次下載
Writing Testbench
Writing Testbench:The Quebec Bridge Company was formed in 1887 and for the nextthirteen years, very
發(fā)表于 07-10 17:30
?0次下載
編寫(xiě)高效率的testbench
編寫(xiě)高效率的testbench，學(xué)習(xí)編寫(xiě)測(cè)試文件的小伙伴們。
發(fā)表于 05-11 16:40
?16次下載
testbench怎么寫(xiě)_testbench經(jīng)典教程VHDL
testbench是一種驗(yàn)證的手段。首先，任何設(shè)計(jì)都是會(huì)有輸入輸出的。但是在軟環(huán)境中沒(méi)有激勵(lì)輸入，也不會(huì)對(duì)你設(shè)計(jì)的輸出正確性進(jìn)行評(píng)估。那么此時(shí)便有一種，模擬實(shí)際環(huán)境的輸入激勵(lì)和輸出校驗(yàn)的一種“虛擬
發(fā)表于 12-01 17:22
?5.8w次閱讀
FPGA教程之簡(jiǎn)單的Testbench設(shè)計(jì)的詳細(xì)資料說(shuō)明
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA教程之簡(jiǎn)單的Testbench設(shè)計(jì)的詳細(xì)資料說(shuō)明免費(fèi)下載。
發(fā)表于 03-01 16:52
?15次下載
簡(jiǎn)單的Testbench設(shè)計(jì)
testbench是一種驗(yàn)證的手段。首先，任何設(shè)計(jì)都是會(huì)有輸入輸出的。但是在軟環(huán)境中沒(méi)有激勵(lì)輸入，也不會(huì)對(duì)你設(shè)計(jì)的輸出正確性進(jìn)行評(píng)估。那么此時(shí)便有一種，模擬實(shí)際環(huán)境的輸入激勵(lì)和輸出校驗(yàn)的一種“虛擬
FPGA視頻教程：簡(jiǎn)單的Testbench設(shè)計(jì)
testbench是一種驗(yàn)證的手段。首先，任何設(shè)計(jì)都是會(huì)有輸入輸出的。但是在軟環(huán)境中沒(méi)有激勵(lì)輸入，也不會(huì)對(duì)你設(shè)計(jì)的輸出正確性進(jìn)行評(píng)估。那么此時(shí)便有一種，模擬實(shí)際環(huán)境的輸入激勵(lì)和輸出校驗(yàn)的一種“虛擬平臺(tái)”的產(chǎn)生。在這個(gè)平臺(tái)上你可以對(duì)你的設(shè)計(jì)從軟件層面上進(jìn)行分析和校驗(yàn)。
典型的UVM Testbench架構(gòu)
UVM類(lèi)庫(kù)提供了通用的代碼功能，如component hierarchy、transaction level model(TLM)，configuration database等等，使用戶(hù)能夠創(chuàng)建任何類(lèi)型的Testbench架構(gòu)。
testbench是什么? testbench測(cè)試的機(jī)制是什么?
廢話(huà)不多說(shuō)直接上干貨，testbench就是對(duì)寫(xiě)的FPGA文件進(jìn)行測(cè)試的文件，可以是verilog也可以是VHDL。
Verilog Testbench怎么寫(xiě) Verilog Testbench文件的編寫(xiě)要點(diǎn)
之前在使用Verilog做FPGA項(xiàng)目中、以及其他一些不同的場(chǎng)合下，零散的寫(xiě)過(guò)一些練手性質(zhì)的testbench文件，開(kāi)始幾次寫(xiě)的時(shí)候，每次都會(huì)因?yàn)橐恍┗镜臇|西沒(méi)記住、寫(xiě)的很不熟練，后面寫(xiě)的時(shí)候稍微
Testbench的基本組成和設(shè)計(jì)規(guī)則
??對(duì)于小型設(shè)計(jì)來(lái)說(shuō)，最好的測(cè)試方式便是使用TestBench和HDL仿真器來(lái)驗(yàn)證其正確性。一般TestBench需要包含這些部分：實(shí)例化待測(cè)試設(shè)計(jì)、使用測(cè)試向量激勵(lì)設(shè)計(jì)、將結(jié)果輸出到終端或波形窗口便于可視化觀察、比較實(shí)際結(jié)果和預(yù)期結(jié)果。
編寫(xiě)高效Testbench的指南和示例
Testbench是驗(yàn)證HDL設(shè)計(jì)的主要手段，本文提供了布局和構(gòu)建高效Testbench的指南以及示例。另外，本文還提供了一種示例，可以為任何設(shè)計(jì)開(kāi)發(fā)自檢Testbench。
工商網(wǎng)監(jiān)
評(píng)論