之前不斷看到關(guān)于RISC-V的內(nèi)容，今天周末，也學(xué)習(xí)并整理了一份關(guān)于RISC-V的內(nèi)容。

1.RISC-V簡介

RISC：Reduced Instruction Set Computer，即精簡指令集計(jì)算機(jī)。

RISC-V是基于RISC原理建立的免費(fèi)開放指令集架構(gòu)（ISA），V是羅馬字母，代表第五代RISC（精簡指令集計(jì)算機(jī)），可讀作RISC-FIVE。

通過開放式標(biāo)準(zhǔn)協(xié)作實(shí)現(xiàn)處理器創(chuàng)新的新時(shí)代，RISC-V ISA出生于學(xué)術(shù)界和研究領(lǐng)域，為架構(gòu)提供了更高水平的免費(fèi)，可擴(kuò)展的軟件和硬件自由度，為未來50年的計(jì)算設(shè)計(jì)和創(chuàng)新鋪平了道路。

2.RISC-V起源

2010年，加州大學(xué)伯克利分校的一個(gè)研究團(tuán)隊(duì)準(zhǔn)備啟動一個(gè)新項(xiàng)目，為新項(xiàng)目選架構(gòu)的時(shí)候研究團(tuán)隊(duì)看到了Arm、MIPS、SPARC和x86等。

但這些指令集不僅復(fù)雜，還有很多知識產(chǎn)權(quán)、高昂授權(quán)費(fèi)等問題。

所以伯克利研究團(tuán)隊(duì)臨時(shí)組建一個(gè)小組，并開展了一個(gè)3個(gè)月的暑期小項(xiàng)目設(shè)計(jì)新的指令集，目標(biāo)是新的指令集能滿足從微控制器到超級計(jì)算機(jī)等各種尺寸的處理器。

具體地說，RISC-V指令集架構(gòu)簡單、完全開源并且免費(fèi)，將基準(zhǔn)指令和擴(kuò)展指令分開，可以通過擴(kuò)展指令做定制化的模塊和擴(kuò)展。

需要指出的是，RISC-V的基準(zhǔn)指令確定后將不會再有變化，這是RISC-V穩(wěn)定性的重要保障。

在RISC-V指令集架構(gòu)之前，伯克利分校已經(jīng)有了四代RISC指令集架構(gòu)的設(shè)計(jì)經(jīng)驗(yàn)，第一代RISC指令集早在1981年就已經(jīng)出現(xiàn)，因此只用了三個(gè)月設(shè)計(jì)全新的指令集RISC-V。

但其實(shí)RISC-V從2010年開始到2014年才正式發(fā)布第一版用戶手冊，中間經(jīng)歷了4年。

3.小插曲：ARM 和 RISC-V 公然開撕

之前特斯拉加入 RISC-V 基金會，并考慮在新款芯片中使用免費(fèi)的 RISC-V 設(shè)計(jì)。

一些科技巨頭如IBM、華為、西部數(shù)據(jù)、高通、英偉達(dá)、三星、谷歌、NXP等 100 多家公司也加入了 RISC-V 的陣營。

出現(xiàn)此現(xiàn)象是因?yàn)?ARM 的授權(quán)費(fèi)用實(shí)在太貴了，另一方面是因?yàn)?RISC-V 提供指令集開放。

此時(shí)，ARM 感受到了壓力，ARM 在2018年6月底建立一個(gè)域名為 riscv-basics.com 的網(wǎng)站。

里面的內(nèi)容主題為“設(shè)計(jì)系統(tǒng)芯片之前需要考慮的五件事”，從成本、碎片化風(fēng)險(xiǎn)、生態(tài)系統(tǒng)、安全性和設(shè)計(jì)保證上對 RISC-V 進(jìn)行“攻擊”。

此舉自然引起了 RISC-V 的強(qiáng)烈不滿，同年7月，RISC-V 也建立一個(gè)域名為 arm-basics.com 的網(wǎng)站，對 ARM 進(jìn)行反擊，并呼吁廠商采用真正自由的架構(gòu) RISC-V。

最后，ARM發(fā)言人承認(rèn)了“質(zhì)疑RISC-V架構(gòu)的網(wǎng)站”確實(shí)是ARM發(fā)布的，“本意是為了增進(jìn)大家討論芯片架構(gòu)，而不是惡意攻擊RISC-V”，并且宣布已經(jīng)將該網(wǎng)站下線。

4.RISC-V處理器

基于RISC-V架構(gòu)的處理器目前有很多了，網(wǎng)上其實(shí)羅列了很多：

5.IAR for RISC-V

對于設(shè)計(jì)CPU來說，工具鏈?zhǔn)擒浖_發(fā)人員和cpu交互的窗口，沒有工具鏈，對軟件開發(fā)人員開發(fā)軟件要求很高。

常使用IAR的朋友應(yīng)該知道IAR推出支持的RISC-V的工具。

特點(diǎn)：

Excellent code quality， size and speed

Broad device support

Extensive debug functionality

Fully integrated debugger with simulator and hardware debugging support

I-jet debug probes

First-class user experience

Static code analysis

Technical support

IAR for RISC-V工具不像IAR for ARM開放下載，試用需聯(lián)系原廠提供。