14位300 MSPS高速TxDAC+? D/A轉(zhuǎn)換器AD9755：性能與應(yīng)用解析

一、引言

在電子設(shè)計(jì)領(lǐng)域，高速D/A轉(zhuǎn)換器是實(shí)現(xiàn)數(shù)字信號(hào)到模擬信號(hào)轉(zhuǎn)換的關(guān)鍵器件。AD9755作為一款14位、300 MSPS的高速TxDAC+? D/A轉(zhuǎn)換器，憑借其卓越的性能和廣泛的應(yīng)用場(chǎng)景，受到了眾多工程師的關(guān)注。本文將深入剖析AD9755的特點(diǎn)、性能指標(biāo)、工作原理以及應(yīng)用案例，為電子工程師在設(shè)計(jì)中合理選用該器件提供參考。

文件下載：AD9755.pdf

二、AD9755概述

2.1 產(chǎn)品特性

• 高分辨率與高速轉(zhuǎn)換：AD9755是一款14位的雙復(fù)用端口DAC，具備300 MSPS的輸出更新速率，能夠滿足高速數(shù)據(jù)處理的需求。
• 出色的動(dòng)態(tài)性能：擁有優(yōu)秀的SFDR（無(wú)雜散動(dòng)態(tài)范圍）和IMD（互調(diào)失真）性能，例如在25 MHz輸出時(shí)，SFDR可達(dá)71 dB。
• 靈活的時(shí)鐘輸入：內(nèi)部集成時(shí)鐘倍頻PLL，支持差分或單端時(shí)鐘輸入，為系統(tǒng)設(shè)計(jì)提供了更多的靈活性。
• 片上參考電壓：集成了1.2 V的片上參考電壓，簡(jiǎn)化了外部電路設(shè)計(jì)。
• 低功耗設(shè)計(jì)：采用單3.3 V電源供電，功耗僅為155 mW，適合低功耗應(yīng)用場(chǎng)景。
• 封裝形式：采用48引腳的LQFP封裝，便于安裝和布局。

2.2 應(yīng)用領(lǐng)域

• 通信領(lǐng)域：適用于LMDS（本地多點(diǎn)分配系統(tǒng)）、LMCS（本地微波通信系統(tǒng)）、MMDS（多路微波分配系統(tǒng)）等通信系統(tǒng)。
• 基站：為基站的信號(hào)處理提供高精度的模擬信號(hào)輸出。
• 數(shù)字合成：可用于各種數(shù)字合成應(yīng)用，如信號(hào)發(fā)生器等。
• QAM和OFDM：在正交幅度調(diào)制（QAM）和正交頻分復(fù)用（OFDM）系統(tǒng)中發(fā)揮重要作用。

三、性能指標(biāo)分析

3.1 直流特性

3.2 動(dòng)態(tài)特性

• 最大輸出更新速率：可達(dá)300 MSPS，滿足高速信號(hào)處理的要求。
• 輸出建立時(shí)間：典型值為11 ns，能夠快速穩(wěn)定輸出信號(hào)。
• 輸出傳播延遲：典型值為1 ns，減少信號(hào)傳輸延遲。
• 毛刺脈沖：典型值為5 pV - s，降低了輸出信號(hào)的干擾。
• 輸出上升時(shí)間和下降時(shí)間：典型值均為2.5 ns，保證了信號(hào)的快速變化。
• 輸出噪聲：在不同滿量程電流下有不同的噪聲水平，如I_OUTFS = 20 mA時(shí)為50 pA/√Hz，I_OUTFS = 2 mA時(shí)為30 pA/√Hz。
• 無(wú)雜散動(dòng)態(tài)范圍（SFDR）：在不同的輸出頻率和更新速率下表現(xiàn)出色，例如f_DAC = 300 MSPS，f_OUT = 1.1 MHz時(shí)，SFDR可達(dá)80 dBc。
• 總諧波失真（THD）：在不同的工作條件下，THD也能滿足設(shè)計(jì)要求，如f_DAC = 100 MSPS，f_OUT = 1.00 MHz，TA = 25°C時(shí)，THD為 - 83 dBc。

四、工作原理

4.1 功能框圖

AD9755的功能框圖展示了其內(nèi)部結(jié)構(gòu)，主要包括PMOS電流源陣列、DAC鎖存器、復(fù)用器、參考電壓、PLL等部分。PMOS電流源陣列能夠提供高達(dá)20 mA的滿量程電流，通過PMOS差分電流開關(guān)將電流源切換到IOUTA或IOUTB輸出。

4.2 參考操作

• 內(nèi)部參考：AD9755內(nèi)部集成了1.20 V的帶隙參考電壓，可通過將REFIO引腳與ACOM之間連接0.1 μF電容來使用內(nèi)部參考。
• 外部參考：也可以使用低阻抗的外部參考電壓，將其應(yīng)用到REFIO引腳，此時(shí)不需要0.1 μF的補(bǔ)償電容。

4.3 PLL時(shí)鐘倍頻器操作

PLL是AD9755正常工作的關(guān)鍵部分，它為邊沿觸發(fā)鎖存器、復(fù)用器和DAC提供內(nèi)部同步的2倍時(shí)鐘。通過設(shè)置DIV0和DIV1的邏輯電平，可以控制PLL的分頻比，以適應(yīng)不同的輸入時(shí)鐘頻率。

4.4 DAC時(shí)序

• PLL激活模式：在PLL激活模式下，Port 1和Port 2的輸入鎖存器在CLK的上升沿更新，數(shù)據(jù)會(huì)在經(jīng)過一定的傳播延遲后更新DAC輸出。
• PLL禁用模式：當(dāng)PLL禁用時(shí)，需要外部時(shí)鐘以所需的DAC輸出更新速率驅(qū)動(dòng)CLK輸入。此時(shí)，DIV0和DIV1用于設(shè)置輸入復(fù)用器的模式，實(shí)現(xiàn)數(shù)據(jù)的交錯(cuò)或非交錯(cuò)處理。

五、應(yīng)用電路設(shè)計(jì)

5.1 輸出配置

• 差分耦合（變壓器）：使用RF變壓器進(jìn)行差分 - 單端信號(hào)轉(zhuǎn)換，能夠提供出色的失真性能和共模抑制能力。例如Mini - Circuits T1 - 1T變壓器，可在20 mA滿量程電流下為50 Ω負(fù)載提供0 dBm的功率。
• 差分耦合（運(yùn)放）：采用運(yùn)放進(jìn)行差分 - 單端轉(zhuǎn)換，適用于需要直流耦合、雙極性輸出、信號(hào)增益和電平轉(zhuǎn)換的應(yīng)用。如使用AD8047運(yùn)放的電路，可實(shí)現(xiàn)信號(hào)的放大和電平轉(zhuǎn)換。
• 單端無(wú)緩沖電壓輸出：將IOUTA或IOUTB連接到合適的負(fù)載電阻，可實(shí)現(xiàn)單極性電壓輸出，適用于單電源系統(tǒng)的直流耦合、接地參考輸出電壓應(yīng)用。
• 單端緩沖電壓輸出：使用運(yùn)放進(jìn)行I - V轉(zhuǎn)換，將IOUTA或IOUTB轉(zhuǎn)換為負(fù)單極性電壓輸出，能夠提供較好的直流線性度。

5.2 電源和接地考慮

• 電源抑制比：電源的直流變化或交流噪聲會(huì)影響DAC的輸出性能，AD9755的電源抑制比特性表明，在不同頻率下對(duì)電源噪聲有一定的抑制能力。
• 接地和去耦：為了確保系統(tǒng)的性能，需要對(duì)模擬和數(shù)字電源進(jìn)行適當(dāng)?shù)娜ヱ钐幚恚瑢VDD和DVDD分別去耦到ACOM和DCOM。對(duì)于單3.3 V電源應(yīng)用，可以使用差分LC濾波器來生成干凈的模擬電源。

六、應(yīng)用案例

6.1 QAM/PSK合成

在QAM（正交幅度調(diào)制）或PSK（相移鍵控）合成中，AD9755能夠以高速率合成寬帶正交載波。例如，在25 MSymbol/S的QAM信號(hào)合成中，AD9755可以將信號(hào)調(diào)制到25 MHz載波上，并通過后續(xù)的混頻器將信號(hào)轉(zhuǎn)換到所需的發(fā)射頻率。

6.2 偽零填充/IF模式

AD9755可以在偽零填充模式下工作，通過將兩個(gè)輸入通道的數(shù)據(jù)交錯(cuò)到DAC，提高中頻（IF）頻率下的動(dòng)態(tài)范圍。這種模式對(duì)于合成IF信號(hào)非常有用。

七、評(píng)估板使用

AD9755 - EB評(píng)估板為工程師提供了一個(gè)方便的平臺(tái)來評(píng)估AD9755的性能。通過合理設(shè)置評(píng)估板上的跳線和連接外部設(shè)備，可以實(shí)現(xiàn)不同模式的操作，如差分或單端輸出評(píng)估、PLL啟用或禁用等。

八、總結(jié)

AD9755作為一款高性能的14位300 MSPS高速D/A轉(zhuǎn)換器，具有高分辨率、高速轉(zhuǎn)換、出色的動(dòng)態(tài)性能和低功耗等優(yōu)點(diǎn)。在通信、基站、數(shù)字合成等領(lǐng)域有著廣泛的應(yīng)用前景。工程師在設(shè)計(jì)中可以根據(jù)具體的應(yīng)用需求，合理選擇輸出配置、電源和接地方案，以充分發(fā)揮AD9755的性能優(yōu)勢(shì)。同時(shí)，通過評(píng)估板的使用，可以快速驗(yàn)證設(shè)計(jì)的可行性，加快產(chǎn)品的開發(fā)進(jìn)程。

大家在使用AD9755的過程中，是否遇到過一些特殊的問題呢？歡迎在評(píng)論區(qū)分享交流。