高性能12位300 MSPS D/A轉(zhuǎn)換器AD9753：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天，我們將深入探討一款高性能的DAC——AD9753，它在高速數(shù)據(jù)轉(zhuǎn)換應(yīng)用中展現(xiàn)出卓越的性能。

文件下載：AD9753.pdf

一、AD9753概述

AD9753是一款雙路復(fù)用端口、超高速、單通道12位CMOS DAC，采用48引腳LQFP封裝。它集成了高品質(zhì)的12位TxDAC+內(nèi)核、電壓基準(zhǔn)和數(shù)字接口電路，支持高達(dá)300 MSPS的更新速率，在交流和直流性能方面表現(xiàn)出色。

（一）主要特性

1. 高分辨率與高速轉(zhuǎn)換：12位分辨率，輸出更新速率可達(dá)300 MSPS，滿(mǎn)足高速數(shù)據(jù)處理需求。
2. 出色的SFDR和IMD性能：在25 MHz輸出時(shí)，SFDR可達(dá)69 dB，能有效減少雜散信號(hào)，提高信號(hào)質(zhì)量。
3. 內(nèi)部時(shí)鐘倍增PLL：可將外部時(shí)鐘頻率翻倍，實(shí)現(xiàn)高速數(shù)據(jù)處理。時(shí)鐘輸入支持差分或單端模式，信號(hào)擺幅低至1 V p-p。
4. 片上1.2 V基準(zhǔn)：提供穩(wěn)定的參考電壓，保證輸出的準(zhǔn)確性。
5. 低功耗設(shè)計(jì)：采用單3.3 V電源供電，功耗僅155 mW，適合低功耗應(yīng)用。

（二）應(yīng)用領(lǐng)域

• 通信領(lǐng)域：如LMDS、LMCS、MMDS等無(wú)線(xiàn)通信系統(tǒng)，以及基站設(shè)備。
• 數(shù)字合成：可用于信號(hào)合成和調(diào)制，如QAM和OFDM。

二、技術(shù)細(xì)節(jié)分析

（一）架構(gòu)與功能

AD9753采用分段電流源架構(gòu)和專(zhuān)有開(kāi)關(guān)技術(shù)，有效減少毛刺能量，提高動(dòng)態(tài)精度。其模擬和數(shù)字部分分別采用獨(dú)立的電源輸入（AVDD和DVDD），工作電壓范圍為3.0 V至3.6 V。

數(shù)字接口由兩個(gè)緩沖鎖存器和控制邏輯組成，可通過(guò)多種方式將數(shù)據(jù)多路復(fù)用到高速DAC。PLL能以?xún)杀队谕獠繒r(shí)鐘的速度驅(qū)動(dòng)DAC鎖存器，實(shí)現(xiàn)數(shù)據(jù)的交錯(cuò)處理，提高輸出數(shù)據(jù)速率。

（二）參考操作

芯片內(nèi)部包含1.20 V帶隙基準(zhǔn)，可通過(guò)外部基準(zhǔn)輕松驅(qū)動(dòng)，且不影響性能。REFIO引腳可作為輸入或輸出，根據(jù)使用內(nèi)部或外部基準(zhǔn)而定。使用內(nèi)部基準(zhǔn)時(shí)，需將REFIO引腳通過(guò)0.1 μF電容解耦到ACOM；使用外部基準(zhǔn)時(shí)，可直接將低阻抗外部基準(zhǔn)應(yīng)用到REFIO引腳。

（三）PLL時(shí)鐘倍增器操作

PLL是AD9753正常工作的關(guān)鍵，它為邊沿觸發(fā)鎖存器、多路復(fù)用器和DAC提供內(nèi)部同步的2倍時(shí)鐘。PLL工作時(shí)，通過(guò)相位檢測(cè)器、電荷泵、壓控振蕩器（VCO）等電路實(shí)現(xiàn)時(shí)鐘倍增。DIV0和DIV1引腳控制VCO的分頻比，以適應(yīng)不同的輸入時(shí)鐘頻率。

在PLL模式下，輸入數(shù)據(jù)在CLK上升沿鎖存，DAC輸出在經(jīng)過(guò)短傳播延遲后更新。當(dāng)PLL禁用時(shí)，需外部時(shí)鐘以所需的DAC輸出更新速率驅(qū)動(dòng)CLK輸入，DIV0和DIV1引腳用于設(shè)置輸入多路復(fù)用器的模式，實(shí)現(xiàn)數(shù)據(jù)的交錯(cuò)或非交錯(cuò)處理。

（四）DAC傳輸函數(shù)

AD9753提供互補(bǔ)電流輸出IOUTA和IOUTB，輸出電流與輸入代碼和滿(mǎn)量程電流IOUTFS有關(guān)。通過(guò)外部電阻RSET可調(diào)節(jié)滿(mǎn)量程電流，計(jì)算公式為IOUTFS = 32 × IREF，其中IREF = VREFIO / RSET。

（五）模擬輸出

AD9753的模擬輸出可配置為單端或差分模式。差分輸出能有效抵消共模誤差源，如噪聲、失真和直流偏移，提高信號(hào)質(zhì)量。輸出阻抗約為100 kΩ并聯(lián)5 pF，輸出電壓需在規(guī)定的合規(guī)范圍內(nèi)，以保證最佳性能。

（六）數(shù)字輸入

數(shù)字輸入包括兩個(gè)14位數(shù)據(jù)輸入通道和一對(duì)差分時(shí)鐘輸入引腳。采用標(biāo)準(zhǔn)的直二進(jìn)制編碼，支持高達(dá)150 MSPS的輸入數(shù)據(jù)速率，DAC輸出更新速率可達(dá)300 MSPS。數(shù)字輸入與CMOS兼容，邏輯閾值約為數(shù)字正電源DVDD的一半。

三、性能指標(biāo)

（一）直流指標(biāo)

包括分辨率、直流精度（INL、DNL）、模擬輸出（偏移誤差、增益誤差）、參考輸出和輸入等參數(shù)，確保輸出的準(zhǔn)確性和穩(wěn)定性。

（二）動(dòng)態(tài)指標(biāo)

最大輸出更新速率為300 MSPS，輸出建立時(shí)間、傳播延遲、毛刺脈沖等指標(biāo)反映了其動(dòng)態(tài)性能。不同輸出頻率和數(shù)據(jù)速率下的SFDR、THD等指標(biāo)展示了其在不同工作條件下的信號(hào)質(zhì)量。

（三）數(shù)字指標(biāo)

規(guī)定了數(shù)字輸入的邏輯電平、電流、電容、建立時(shí)間和保持時(shí)間等參數(shù)，確保數(shù)字信號(hào)的正確傳輸和處理。

（四）絕對(duì)最大額定值

明確了芯片在各種電源、輸入和輸出引腳的電壓、電流以及溫度等方面的極限值，使用時(shí)需嚴(yán)格遵守，以避免芯片損壞。

四、應(yīng)用電路設(shè)計(jì)

（一）輸出配置

• 差分耦合：可使用RF變壓器或差分運(yùn)算放大器實(shí)現(xiàn)差分信號(hào)到單端信號(hào)的轉(zhuǎn)換。變壓器配置適用于交流耦合應(yīng)用，能提供最佳的高頻性能；差分運(yùn)算放大器配置適用于直流耦合、雙極性輸出、信號(hào)增益和電平轉(zhuǎn)換等應(yīng)用。
• 單端輸出：適用于單極性電壓輸出應(yīng)用，可通過(guò)連接負(fù)載電阻將IOUTA或IOUTB轉(zhuǎn)換為單端電壓輸出。單端緩沖電壓輸出配置可提高直流線(xiàn)性度，但在高DAC更新速率下，交流失真性能可能受運(yùn)算放大器的擺率限制。

（二）電源和接地考慮

為確保AD9753的最佳性能，需注意電源和接地設(shè)計(jì)。采用適當(dāng)?shù)碾娫磁月泛徒拥丶夹g(shù)，減少電源噪聲對(duì)芯片的影響。例如，使用差分LC濾波器為模擬和數(shù)字電源提供干凈的電源，將模擬電源AVDD和數(shù)字電源DVDD分別解耦到ACOM和DCOM。

（三）時(shí)鐘和數(shù)據(jù)信號(hào)處理

時(shí)鐘和數(shù)據(jù)信號(hào)的質(zhì)量對(duì)AD9753的性能至關(guān)重要。時(shí)鐘輸入應(yīng)具有低抖動(dòng)和快速邊沿，以減少相位噪聲對(duì)重建波形的影響。數(shù)字信號(hào)路徑應(yīng)保持短且長(zhǎng)度匹配，避免傳播延遲失配，可使用低阻值電阻網(wǎng)絡(luò)減少數(shù)字輸入的過(guò)沖和振鈴。

五、典型應(yīng)用案例

（一）QAM/PSK合成

AD9753可用于QAM/PSK信號(hào)的合成，其高數(shù)據(jù)速率允許合成極寬帶（>10 MHz）的正交載波。通過(guò)將I和Q數(shù)據(jù)通道在數(shù)字域進(jìn)行正交調(diào)制，可實(shí)現(xiàn)高效的數(shù)字?jǐn)?shù)據(jù)傳輸。例如，在25 MSymbol/S的QAM信號(hào)合成中，AD9753能實(shí)現(xiàn)良好的相鄰?fù)ǖ拦β时龋ˋCPR），提高信號(hào)質(zhì)量。

（二）偽零填充/IF模式

AD9753可在偽零填充模式下工作，通過(guò)將兩個(gè)輸入通道的數(shù)據(jù)交錯(cuò)到DAC，提高IF頻率下的動(dòng)態(tài)范圍。該模式可改善通帶平坦度，使鏡像信號(hào)幅度更接近基波信號(hào)。

六、評(píng)估板使用

AD9753-EB評(píng)估板為用戶(hù)提供了方便的測(cè)試和評(píng)估平臺(tái)。用戶(hù)可通過(guò)該評(píng)估板在不同工作模式下評(píng)估AD9753的性能，包括差分或單端輸出、PLL啟用或禁用等模式。評(píng)估板的設(shè)計(jì)考慮了布局和電路優(yōu)化，方便用戶(hù)進(jìn)行各種測(cè)試和應(yīng)用開(kāi)發(fā)。

七、總結(jié)

AD9753作為一款高性能的12位300 MSPS D/A轉(zhuǎn)換器，在高速數(shù)據(jù)轉(zhuǎn)換應(yīng)用中具有顯著優(yōu)勢(shì)。其出色的性能指標(biāo)、靈活的配置選項(xiàng)和豐富的應(yīng)用場(chǎng)景，使其成為通信、數(shù)字合成等領(lǐng)域的理想選擇。在實(shí)際設(shè)計(jì)中，工程師需根據(jù)具體應(yīng)用需求，合理選擇輸出配置、電源和接地設(shè)計(jì)，以及時(shí)鐘和數(shù)據(jù)信號(hào)處理方法，以充分發(fā)揮AD9753的性能優(yōu)勢(shì)。

你在使用AD9753過(guò)程中遇到過(guò)哪些挑戰(zhàn)？對(duì)于其性能和應(yīng)用，你有什么獨(dú)特的見(jiàn)解嗎？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和想法。