深入解析ISL5961：高性能14位高速D/A轉換器

在電子工程師的日常工作中，選擇合適的D/A轉換器對于實現高性能的通信系統至關重要。今天，我們就來深入探討一下RENESAS的ISL5961這款14位、高速、低功耗的D/A轉換器。

文件下載：ISL5961/2IBZ.pdf

產品概述

ISL5961是一款專為高性能通信系統設計的14位CMOS D/A轉換器，它具備130/210+MSPS的轉換速度，能夠滿足多種應用場景的需求。該器件是ISL5x61高速轉換器系列的一員，此系列還包括10位、12位和14位的設備。

訂購信息

需要注意的是，Intersil的無鉛產品采用了特殊的無鉛材料，其成型化合物、芯片附著材料和100%霧錫板終端表面處理，兼容SnPb和無鉛焊接操作，并且在無鉛峰值回流溫度下的MSL分類符合或超過IPC/JEDEC J Std - 020B的無鉛要求。

產品特性

高速與低功耗

ISL5961具有130M和210+MSPS的速度等級，在130MSPS、20mA輸出的情況下，功耗僅為103mW，能夠在保證高速轉換的同時，有效降低系統功耗。

可調節輸出電流

其滿量程輸出電流可在2mA至20mA之間進行調節，為不同的應用場景提供了靈活的配置選項。

電源與輸入兼容性

采用+3.3V電源供電，輸入與3V LVCMOS兼容，方便與其他數字電路集成。

出色的動態性能

• 無雜散動態范圍（SFDR）表現優異，在 (f{S}=130MSPS) 、 (f{OUT}=10MHz) 時可達75dBc至奈奎斯特頻率。
• 在UMTS應用中，19.2MHz時相鄰信道功率比（ACPR）為71dB。
• 在EDGE/GSM應用中，20MHz窗口內11MHz處的SFDR為94dBc。

引腳兼容與低功耗替代

該器件引腳與AD9754和HI5960兼容，并且功耗更低，為工程師提供了更好的替代方案。

無鉛可選

滿足環保要求，符合現代電子產品的發展趨勢。

應用領域

ISL5961的應用范圍十分廣泛，包括但不限于以下領域：

• 蜂窩基礎設施：適用于單載波或多載波系統，如IS - 136、IS95、GSM、EDGE、CDMA2000、WCDMA、TDS - CDMA等。
• 寬帶無線接入（BWA）基礎設施：為高速無線通信提供支持。
• 醫療/測試儀器：滿足高精度測量和信號生成的需求。
• 無線通信系統：提升通信質量和性能。
• 高分辨率成像系統：實現高質量的圖像數據轉換。
• 任意波形發生器：方便生成各種復雜的波形。

引腳說明

電氣特性

系統性能

• 分辨率：14位，能夠提供較高的轉換精度。
• 積分線性誤差（INL）：在“最佳擬合”直線下，范圍為 - 5至 + 5 LSB。
• 差分線性誤差（DNL）：范圍為 - 3至 + 3 LSB，保證了輸出的單調性。
• 偏移誤差（los）：IOUTA的偏移誤差范圍為 - 0.006%至 + 0.006% FSR。
• 滿量程增益誤差（FSE）：范圍為 - 3%至 + 3% FSR。

動態特性

• 最大時鐘速率：ISL5961/2IA、ISL5961/2IB為210MHz，ISL5961IA、ISL5961IB為130MHz。
• 輸出上升時間和下降時間：滿量程階躍時均為1.5ns。
• 輸出電容：為10pF。

交流特性

在不同的時鐘頻率和輸出頻率下，SFDR表現良好，例如在 (f{CLK}=210MSPS) 、 (f{OUT}=80.8MHz) 、30MHz跨度時，SFDR為73dBc。

設計要點

數字輸入與終端匹配

ISL5961的數字輸入保證為3V LVCMOS電平，內部寄存器在時鐘上升沿更新。為了減少反射，對于較長的時鐘和數字輸入線，應在靠近轉換器輸入處連接50Ω終端電阻到數字接地平面。對于高速邊緣速率的模式驅動器，建議在DAC輸入前考慮使用50 - 200Ω的串聯終端電阻以減少噪聲。

電源設計

建議使用單獨的數字和模擬電源，允許的電源范圍為 + 2.7V至 + 3.6V，推薦范圍為 + 3.0V至3.6V（標稱 + 3.3V）以保持最佳的SFDR。在 + 2.7V供電時，SFDR會有一定程度的下降，此時可通過降低模擬輸出電流來改善。

接地平面設計

應使用單獨的數字和模擬接地平面，將器件的數字功能和相應組件置于數字接地平面上，模擬組件置于模擬接地平面上。

降噪措施

為了最小化電源噪聲，應在轉換器的電源引腳AVDD和DVDD附近盡可能靠近地放置0.1μF電容，并將這些電容分別連接到數字地和模擬地。同時，建議對電路板上的電源進行額外的濾波處理。

電壓參考

器件的內部電壓參考標稱值為 + 1.23V，在整個溫度范圍內的漂移系數為 ± 40 ppm / °C。建議在REFIO引腳附近盡可能靠近地放置0.1μF電容并連接到模擬地。REFLO引腳用于選擇參考電壓，若連接到地則啟用內部參考電壓，若連接到模擬電源電壓則使用外部參考電壓。滿量程輸出電流與參考電壓和 (R{SET}) 的值有關，計算公式為 (IOUT (Full Scale)=(V{FSADJ} / R_{SET}) × 32) 。

模擬輸出

IOUTA和IOUTB是互補電流輸出，兩者之和始終等于滿量程輸出電流減去1 LSB。若需要單端輸出，可使用負載電阻將輸出電流轉換為電壓，未使用的輸出應接地或進行同等終端匹配。輸出電壓必須在 - 1.0V至1.25V的輸出電壓合規范圍內，ROUT應根據所需的輸出電壓和滿量程輸出電流進行選擇。

差分輸出

IOUTA和IOUTB可用于差分轉單端配置以實現更好的諧波抑制。在 (R{DIFF}=50Ω) 和 (R{LOAD}=50Ω) 的情況下，若DAC的滿量程輸出電流設置為20mA，圖13所示的電路將在變壓器輸出端提供500mV（ - 2.5dBm）的信號。典型性能曲線使用 (R{DIFF}=100Ω) 和 (R{LOAD}=50Ω) 以增加輸出功率和動態范圍。

傳播延遲

轉換器需要兩個時鐘上升沿才能在輸出端顯示數據，每個時鐘上升沿捕獲當前數據字并輸出上一個數據，傳播延遲為1/CLK加上小于2ns的處理時間。

總結

ISL5961以其高速、低功耗、出色的動態性能和靈活的配置選項，成為高性能通信系統中D/A轉換的理想選擇。在設計過程中，工程師需要充分考慮數字輸入、電源、接地、電壓參考、輸出等方面的設計要點，以確保系統的性能和穩定性。你在使用類似D/A轉換器時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。