AD8382:高性能12位6通道輸出LCD DecDriver芯片解析
在電子設計領域,LCD驅動芯片的性能對于顯示效果起著至關重要的作用。今天,我們就來深入了解一下Analog Devices公司的AD8382,這是一款高性能的12位6通道輸出DecDriver芯片,廣泛應用于LCD模擬列驅動等領域。
文件下載:AD8382.pdf
一、產品特性
高精度與高分辨率
AD8382具備12位輸入分辨率,輸出經過激光微調,能夠提供高精度、高分辨率的電壓輸出。這使得它在處理圖像數據時,能夠更精確地還原色彩和細節,為高質量顯示提供了基礎。
快速響應與高驅動能力
它具有快速的建立時間和高電壓驅動能力。在200 pF負載下,建立時間僅需33 ns即可達到0.25%,壓擺率高達390 V/μs,輸出能夠接近電源1.3 V。這種快速響應的特性使得芯片能夠及時處理高速變化的圖像信號,減少圖像延遲和拖影。
高更新率
支持120 Ms/s的快速數據更新率,能夠滿足高幀率顯示的需求,確保圖像的流暢性。
靈活邏輯控制
通過STSQ/XFR引腳可以實現多個AD8382的并行操作,INV位可以反轉視頻信號的極性,同時還具備輸出過載保護功能。這些靈活的邏輯控制功能使得芯片在不同的應用場景中能夠靈活配置,滿足多樣化的設計需求。
低功耗與待機功能
靜態功耗僅為743 mW,并且包含STBY功能,在待機模式下可以進一步降低功耗,延長設備的續航時間。
電源兼容性
采用3.3 V邏輯電源和9 V至18 V的模擬電源,適用于多種電源系統。
封裝形式
采用48引腳7 mm × 7 mm LFCSP封裝,體積小巧,便于在緊湊的電路板上布局。
二、產品描述
AD8382提供一個快速的12位鎖存抽取數字輸入,可驅動六個高壓輸出。12位輸入字依次加載到六個獨立的高速雙極性DAC中。靈活的數字輸入格式允許多個AD8382并行使用,以實現更高分辨率的顯示。
STSQ用于同步順序輸入加載,XFR控制同步輸出更新,R/L控制加載方向(從左到右或從右到左)。六個通道的高壓輸出驅動器能夠輸出接近電源軌1.3 V的電壓。輸出信號可以進行直流參考、信號反轉和對比度調整,以實現最大的靈活性。
該芯片采用Analog Devices的XFHV快速雙極性26 V工藝制造,在同一芯片上集成了快速輸入邏輯雙極性DAC和經過微調的高精度、快速建立、高壓、精密驅動放大器。
三、技術參數
電氣特性
| 參數 | 條件 | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|
| 視頻直流性能 | - | -5 -3.5 |
+0.5 2.5 4 |
- | mV mV mV mV |
| ΔV | T_MIN到T_MAX DAC代碼1500到3200 DAC代碼1500到3200 DAC代碼2048 DAC代碼0到4095 |
- | - | +5 +3.5 7.5 15 |
- |
| 反轉開關壓擺率 | 20%到80% | - | 530 | 27 | V/μs |
| 數據切換建立時間到1% | - | - | 22 | - | ns |
| 反轉開關過沖 | - | - | 100 | 200 | mV |
| CLK和數據串擾 | - | - | 10 | - | mV p-p |
| 全敵對串擾幅度 | - | - | 40 | - | mV p-p |
| 視頻輸出特性 | - | - | - | - | - |
| 輸出電壓擺幅 | AVCC – VOH, VOL– AGND | - | 1.1 | 1.3 | V |
| CLK到VID延遲: t9 | 50%的VIDx | 10 | 12 | 14 | ns |
| INV到VID延遲: t10 | 50%的VIDx | 10.4 | 12.4 | 14.4 | ns |
| 輸出電流 | - | - | 100 | - | mA |
| 輸出電阻 | - | - | 22 | - | Ω |
| 分辨率 | - | 12 | - | - | Bits |
| 數字輸入特性 | 輸入tr, tf = 2 ns (10%到90%) | - | - | - | - |
| 最大輸入數據更新率 | - | 120 | - | - | Ms/s |
| 數據建立時間: t1 | - | 0 | - | - | ns |
| STSQ建立時間: t3 | - | 1 | - | - | ns |
| XFR建立時間: t5 | - | 1 | - | - | ns |
| 數據保持時間: t2 | - | 3 | - | - | ns |
| STSQ保持時間: t4 | - | 3 | - | - | ns |
| XFR保持時間: t6 | - | 3 | - | - | ns |
| CLK高時間: t7 | - | 3 | - | - | ns |
| CLK低時間: t8 | - | 2.5 | - | - | ns |
| C_IN | - | - | - | - | pF |
| I_IH | - | - | 0.05 | 0.8 | μA |
| I_IL - 所有輸入除CLK | - | - | 0.6 | - | μA |
| I_IL - CLK | - | - | 1.2 | - | μA |
| V_IH | - | - | 1.6 | - | V |
| V_IL | - | - | - | - | V |
| V_TH | - | - | - | - | V |
| 參考輸入 | - | - | - | - | - |
| V1范圍 | V2 ≥ (V1 – 0.25 V) | 5 | - | AVCC – 4 | V |
| V2范圍 | V2 ≥ (V1 – 0.25 V) | 5 | - | AVCC – 4 | V |
| V1輸入電流 | - | - | 0.2 | - | μA |
| V2輸入電流 | - | - | -7.5 | - | μA |
| VREFLO范圍 | VREFHI ≤ (VREFLO + 2.75 V) | V1 – 0.5 | - | AVCC – 1.3 | V |
| VREFHI范圍 | VREFHI ≤ (VREFLO + 2.75 V) | VREFLO | - | AVCC | V |
| (VREFHI – VREFLO)范圍 | - | 0 | - | 2.75 | V |
| VREFHI輸入電阻 | - | - | 20 | - | kΩ |
| VREFLO偏置電流 | - | - | -0.2 | - | μA |
| VREFHI輸入電流 | - | - | 125 | - | μA |
| VFS范圍 | VFS = 2 × (VREFHI – VREFLO) | 5.5 | - | - | V |
| 電源 | - | - | - | - | - |
| DVCC, 工作范圍 | - | 3 | 3.3 | 3.6 | V |
| DVCC, 靜態電流 | - | 23 | 31 | - | mA |
| AVCC, 工作范圍 | - | 9 | - | 18 | V |
| 總AVCC靜態電流 | - | 43 | 52 | - | mA |
| STBY AVCC電流 | STBY = HIGH | 0.15 | 0.45 | - | mA |
| STBY DVCC電流 | STBY = HIGH | 3.5 | 5 | - | mA |
| 工作溫度范圍 | - | - | - | - | - |
| 環境溫度范圍, TA 靜止空氣 | - | 0 | - | 75 | °C |
| 環境溫度范圍, TA5 | - | 0 | - | 85 | °C |
| 結溫范圍, TJ 100%測試 | - | 25 | - | 125 | °C |
絕對最大額定值
| 參數 | 額定值 |
|---|---|
| 電源電壓AVCCx到AGNDx | 18 V |
| DVCC到DGND | 4.5 V |
| 輸入電壓 | - |
| 最大數字輸入電壓 | DVCC + 0.5 V |
| 最小數字輸入電壓 | DGND – 0.5 V |
| 最大模擬輸入電壓 | AVCC + 0.5 V |
| 最小模擬輸入電壓 | AGND – 0.5 V |
| 內部功耗(LFCSP封裝@25°C環境) | 3.84 W |
| 工作溫度范圍 | 0°C到85°C |
| 存儲溫度范圍 | -65°C到 +125°C |
| 引腳溫度范圍(焊接10秒) | 300°C |
過載保護
AD8382采用兩級過載保護電路,包括輸出電流限制器和熱關斷功能。任何輸出的最大電流內部限制為平均100 mA。在視頻輸出與電源軌(VCC或AGND)之間發生瞬間短路時,輸出電流限制能夠提供臨時保護。當結溫達到內部設定的觸發點時,熱關斷功能會使輸出放大器“去偏置”,在長時間短路情況下,輸出放大器電流會在0 mA和100 mA之間切換,通過限制平均結溫來提供長期保護。
散熱相關
為確保高可靠性,暴露焊盤必須與AVCC電氣連接;為實現優化的熱性能,暴露焊盤必須與AVCC平面進行熱連接。芯片的最大安全結溫約為150°C,長時間超過175°C可能導致器件故障。為確保在指定工作溫度范圍內工作,需要限制最大功耗。
時序特性
| 參數 | 條件 | 最小值 | 典型值 | 最大值 | 單位 |
|---|---|---|---|---|---|
| t1, 數據建立時間 | tr, tf = 2 ns (10%到90%) | 0 | - | - | ns |
| t2, 數據保持時間 | - | 3 | - | - | ns |
| t3, STSQ建立時間 | - | 1 | - | - | ns |
| t4, STSQ保持時間 | - | 3 | - | - | ns |
| t5, XFR建立時間 | - | 1 | - | - | ns |
| t6, XFR保持時間 | - | 3 | - | - | ns |
| t7, CLK高時間 | - | 3 | - | - | ns |
| t8, CLK低時間 | - | 2.5 | - | - | ns |
| t9, CLK到VIDx延遲 | 到50%的VIDx | 10 | 12 | 14 | ns |
| t10, INV到VIDx延遲 | 到50%的VIDx | 10.4 | 12.4 | 14.4 | ns |
四、引腳配置與功能描述
引腳配置
| AD8382采用48引腳LFCSP封裝,引腳分布如下: | 引腳名稱 | 功能描述 |
|---|---|---|
| DB(0:11) | 12位數據輸入 | |
| CLK | 時鐘輸入 | |
| STSQ | 啟動序列控制,用于啟動新的數據加載序列 | |
| R/L | 左右選擇,控制數據加載方向 | |
| E/O | 奇偶選擇,選擇有效時鐘沿 | |
| XFR | 數據傳輸控制,將數據傳輸到輸出 | |
| VID0 - VID5 | 模擬輸出,直接連接到LCD面板的模擬輸入 | |
| V1, V2 | 參考電壓,設置模擬輸出的參考電平 | |
| VREFHI, VREFLO | 滿量程參考,設置滿量程輸出電壓 | |
| INV | 反轉控制,控制模擬輸出電壓的極性 | |
| DVCC | 數字電源 | |
| DGND | 數字電源返回 | |
| AVCCx | 模擬電源 | |
| AGNDx | 模擬電源返回 | |
| BYP | 旁路,連接0.1 μF電容到AGND以確保最佳建立時間 | |
| STBY | 待機控制,高電平時內部電路去偏置,功耗降至最低 | |
| EPAD | 暴露焊盤,需與AVCC電氣和熱連接 |
功能描述
啟動序列控制 - 輸入數據加載
有效的STSQ控制輸入會啟動一個新的6時鐘加載周期,在此期間,六個輸入數據字會依次加載到六個內部通道中。只有當STSQ在前一個有效時鐘沿保持高電平時,新的加載序列才會在當前有效時鐘沿開始。有效時鐘沿由E/O控制定義。
奇偶控制 - 輸入數據加載
為了方便12通道單數據總線系統,通過E/O控制輸入選擇輸入數據加載的有效時鐘沿。當E/O輸入為高電平時,輸入數據在時鐘上升沿加載;當E/O輸入為低電平時,輸入數據在時鐘下降沿加載。
左右控制 - 輸入數據加載
為了實現圖像鏡像,通過R/L控制設置加載序列的方向。當R/L控制為低電平時,新的加載序列從通道0開始,依次到通道5;當R/L控制為高電平時,從通道5開始,依次到通道0。
XFR控制 - 數據傳輸到輸出
XFR控制用于啟動數據傳輸到輸出。當XFR在時鐘上升沿保持高電平時,數據會在緊接著的時鐘下降沿同時傳輸到所有輸出。
STBY控制 - 待機模式
將STBY輸入設置為高電平會使內部電路去偏置,靜態功耗降至幾毫瓦。將STBY返回低電平時,恢復正常操作。由于模擬和數字電路都被去偏置,待機模式下所有存儲的數據都會丟失。
V1, V2輸入 - 電壓參考輸入
兩個外部模擬電壓參考V1和V2設置輸出的電平。當INV輸入為低電平時,V1設置代碼4095的輸出電壓;當INV輸入為高電平時,V2設置代碼4095的輸出電壓。
VREFHI, VREFLO輸入 - 滿量程參考輸入
這兩個模擬輸入電壓的差值的兩倍設置滿量程輸出電壓VFS,即VFS = 2 × (VREFHI - VREFLO)。
INV控制 - 模擬輸出反轉
當INV為高電平時,輸入代碼的模擬電壓等效值從(V2 + VFS)中減去;當INV為低電平時,加到(V1 - VFS)上。
傳輸函數
AD8382有兩個工作區域,視頻輸出電壓要么高于參考電壓V2,要么低于參考電壓V1。傳輸函數定義視頻輸出電壓為數字輸入代碼的函數: 當INV = HIGH時,VIDx(n) = V2 + VFS × (1 - n / 4095) 當INV = LOW時,VIDx(n) = V1 - VFS × (1 - n / 4095) 其中,n為輸入代碼,VFS = 2 × (VREFHI - VREFLO)
五、應用模式
6通道系統
根據LCD微顯示器的速度,6通道系統適用于高達XGA分辨率的顯示,每種顏色需要一個AD8382。在這種系統中,AD8382的輸入/輸出時序圖展示了其工作過程。
12通道系統
12通道奇偶系統
單數據總線系統的特點是圖像處理器具有單數據總線輸出,每種顏色需要兩個AD8382。一個AD8382設置為偶數模式,另一個設置為奇數模式,它們共享相同的數據總線和時鐘。
12通道并行系統
雙數據總線系統的圖像處理器具有兩個數據總線輸出,每種顏色需要兩個AD8382。雙數據總線系統中的兩個AD8382可以獨立設置,每個AD8382的時序圖與6通道系統相同。
超過12通道系統
可以將任意數量的AD8382以奇偶對或并行的方式級聯,以實現非常高分辨率的系統。
六、VBIAS生成
為了避免圖像閃爍,HTPS LCD的像素需要對稱的交流電壓,并且必須保持至少1 V的偏置電壓。AD8382提供兩種維持偏置電壓的方法:
內部偏置電壓生成
標準系統內部生成偏置電壓,將最高代碼范圍保留用于偏置電壓,其余代碼范圍用于視頻伽馬校正。在這些系統中,AD8382保證了高度的交流對稱性。V1和V2輸入連接在一起,通常連接到VCOM。
外部偏置電壓生成
在需要提高亮度分辨率和更高精度的系統中,V1和V2輸入連接到外部電壓參考,提供必要的偏置電壓VBIAS,同時允許使用完整的代碼范圍進行伽馬校正。為了確保AD8382輸出的對稱交流電壓,VBIAS必須在INV的兩種狀態下保持恒定,因此V1 = VCOM - VBIAS,V2 = VCOM + VBIAS。
-
電子設計
+關注
關注
42文章
2633瀏覽量
49908 -
LCD驅動芯片
+關注
關注
0文章
23瀏覽量
8273
發布評論請先 登錄
AD8382:高性能12位6通道輸出LCD DecDriver芯片解析
評論