AD5764：高性能四通道16位DAC的深度解析

在電子設計領域，數模轉換器（DAC）是連接數字世界和模擬世界的關鍵橋梁。今天我們就來深入探討一款高性能的四通道16位DAC——AD5764，看看它在實際應用中能為我們帶來哪些優勢。

文件下載：AD5764.pdf

一、AD5764概述

AD5764是一款四通道、16位、串行輸入、雙極性電壓輸出的DAC，工作電壓范圍為±11.4 V至±16.5 V，標稱滿量程輸出范圍為±10 V。它集成了輸出放大器、參考緩沖器和專用的上電/掉電控制電路，還具備一個可通過串行接口編程的數字I/O端口。

（一）主要特性

1. 高精度：最大積分非線性（INL）誤差為±1 LSB，最大微分非線性（DNL）誤差為±1 LSB，保證了轉換的準確性。
2. 低噪聲：噪聲僅為60 nV/√Hz，能有效減少信號干擾。
3. 快速建立時間：最大建立時間為10 μs，可快速響應輸入信號的變化。
4. 可編程輸出范圍：可設置為±10 V、±10.2564 V或±10.5263 V，滿足不同應用需求。
5. 多種保護和控制功能：具備集成參考緩沖器、上電/掉電輸出控制、可編程短路保護、同步更新和異步清零等功能。
6. 兼容接口：采用與DSP和微控制器兼容的串行接口，時鐘速率高達30 MHz。
7. 寬溫度范圍：工作溫度范圍為?40°C至+85°C，適用于各種工業環境。

（二）應用領域

AD5764廣泛應用于工業自動化、開環/閉環伺服控制、過程控制、數據采集系統、自動測試設備、汽車測試和測量以及高精度儀器儀表等領域。

二、技術參數詳解

（一）電氣特性

在電氣特性方面，AD5764的各項參數表現出色。不同等級（A、B、C）的產品在分辨率上均為16位，相對精度（INL）分別為±4、±2、±1 LSB max，微分非線性均為±1 LSB max且保證單調。在輸出電壓范圍方面，當AVDD/AVSS = ±11.4 V，VREFIN = 5 V時，輸出電壓范圍為±10.5263 V；當AVDD/AVSS = ±16.5 V，VREFIN = 7 V時，輸出電壓范圍為±14 V。

（二）AC性能

在交流性能方面，輸出電壓建立時間典型值為8 μs，壓擺率為8 V/μs，數模轉換毛刺能量在不同等級下也有相應的指標。通道間隔離度高達80 dB，數字串擾和數字饋通均為2 nV - sec typ，有效減少了通道間的干擾。

（三）時序特性

AD5764的時序特性對于正確使用至關重要。例如，SCLK周期時間最小為33 ns，SYNC下降沿到SCLK下降沿的建立時間最小為13 ns等。這些時序參數確保了數據的準確傳輸和處理。

（四）絕對最大額定值

為了保證器件的安全和穩定運行，需要注意其絕對最大額定值。如AVDD到AGNDx、DGND的電壓范圍為?0.3 V至+17 V，AVSS到AGNDx、DGND的電壓范圍為+0.3 V至?17 V等。同時，該器件為靜電放電（ESD）敏感設備，使用時需采取適當的ESD防護措施。

三、引腳配置與功能

（一）引腳配置

AD5764采用32引腳TQFP封裝，其引腳配置涵蓋了電源引腳（AVDD、AVSS、DVCC等）、信號輸入輸出引腳（SDIN、SDO、VOUTA - VOUTD等）以及控制引腳（SYNC、SCLK、CLR、LDAC等）。每個引腳都有其特定的功能，共同保證了器件的正常工作。

（二）引腳功能描述

1. SYNC：串行接口的幀同步信號，低電平有效。
2. SCLK：串行時鐘輸入，數據在其下降沿被時鐘輸入到輸入移位寄存器。
3. SDIN：串行數據輸入，數據在SCLK下降沿必須有效。
4. SDO：串行數據輸出，用于菊花鏈或回讀模式下的數據時鐘輸出。
5. CLR：負邊沿觸發輸入，將數據寄存器置為0x0000。
6. LDAC：加載DAC，用于更新數據寄存器和模擬輸出。
7. D0、D1：數字I/O端口，可配置為輸入或輸出。

四、工作原理

（一）DAC架構

AD5764的DAC架構采用16位電流模式分段R - 2R DAC。16位數據字的4個最高有效位（MSBs）被解碼以驅動15個開關，其余12位驅動12位R - 2R梯形網絡的開關。這種架構設計有助于提高轉換精度和性能。

（二）參考緩沖器

該器件使用外部參考，參考輸入（REFAB和REFCD）的輸入范圍可達7 V。輸入電壓為DAC核心提供緩沖的正、負參考電壓，這些參考電壓與增益寄存器值共同定義了DAC的輸出范圍。

（三）串行接口

AD5764通過一個通用的3線串行接口進行控制，時鐘速率高達30 MHz，兼容SPI、QSPI?、MICROWIRE?和DSP標準。輸入移位寄存器為24位寬，數據以24位字的形式在串行時鐘輸入SCLK的控制下，先加載最高有效位（MSB）。

（四）操作模式

1. 獨立操作：串行接口可使用連續或非連續串行時鐘。在門控時鐘模式下，必須使用包含確切時鐘周期數的突發時鐘，并在最后一個時鐘后將SYNC置高以鎖存數據。
2. 菊花鏈操作：SDO引腳可用于將多個器件連接成菊花鏈，減少串行接口線的數量，方便系統診斷。
3. 回讀操作：通過向功能寄存器寫入并清除SDO禁用位來啟用SDO引腳，設置R / W位為1可選擇要讀取的寄存器。

（五）輸出更新方式

根據SYNC和LDAC的狀態，數據寄存器和DAC輸出有兩種更新方式：

1. 單個DAC更新：LDAC為低電平，數據時鐘輸入到輸入移位寄存器時，尋址的DAC輸出在SYNC上升沿更新。
2. 所有DAC同時更新：LDAC為高電平，數據時鐘輸入到輸入移位寄存器，SYNC置高后，任何時候將LDAC置低，所有DAC輸出在LDAC下降沿更新。

五、設計特點

（一）模擬輸出控制

在電源上電和欠壓條件下，VOUTx引腳通過低阻抗路徑鉗位到0 V，同時傳輸門G1打開，防止輸出放大器短路到0 V。這些條件會一直保持到電源穩定且有效字寫入數據寄存器。傳輸門也可通過復位邏輯（RSTIN）控制輸入進行外部控制。

（二）數字偏移和增益控制

AD5764具備數字偏移調整功能，調整范圍為±16 LSB，分辨率為0.125 LSB。粗增益寄存器允許用戶調整滿量程輸出范圍，可設置為±10 V、±10.2564 V和±10.5263 V，還提供了精細增益微調。

（三）可編程短路保護

通過在ISCC引腳和PGND之間插入外部電阻，可對輸出放大器的短路電流進行編程，可編程范圍為500 μA至10 mA，對應電阻范圍為120 kΩ至6 kΩ。

（四）數字I/O端口

該器件包含一個2位數字I/O端口（D1和D0），可獨立配置為輸入或輸出，并可通過串行接口驅動或讀取其值。

（五）本地接地偏移調整

啟用功能寄存器中的本地接地偏移調整功能后，可調整DAC輸出，以補償單個DAC接地引腳（AGNDx）和REFGND引腳之間的電壓差，確保DAC輸出電壓始終相對于本地DAC接地引腳。

六、應用信息

（一）典型工作電路

AD5764的典型工作電路僅需一個參考電壓源、電源引腳和參考輸入上的去耦電容以及一個可選的短路電流設置電阻。由于器件集成了參考緩沖器，無需外部雙極性參考和相關緩沖器，節省了成本和電路板空間。

（二）精密電壓參考選擇

為了在整個工作溫度范圍內實現AD5764的最佳性能，需要選擇精密電壓參考。選擇時需考慮初始精度、輸出電壓溫度系數、長期漂移和輸出電壓噪聲等因素。文中推薦了一些適合與AD5764配合使用的精密參考，如ADR435、ADR425等。

（三）布局指南

在電路板布局時，要將模擬和數字部分分開，并限制在電路板的特定區域。電源和接地返回布局要精心設計，確保AD5764有充足的電源旁路電容，且電源線路要盡可能寬，以提供低阻抗路徑。同時，要避免數字和模擬信號交叉，減少噪聲對參考輸入的影響。

（四）隔離接口

在許多過程控制應用中，需要在控制器和被控制單元之間提供隔離屏障。AD5764的串行加載結構使其非常適合隔離接口，可使用如ADuM1400等隔離器實現。

（五）微處理器接口

AD5764通過串行總線與微處理器接口，采用標準協議，與微控制器和DSP處理器兼容。通信通道為3線（最少）接口，包含時鐘信號、數據信號和同步信號。DAC輸出更新可自動進行或在LDAC控制下進行，數據寄存器內容可通過回讀功能讀取。

（六）評估板

AD5764配有完整的評估板，只需電源和PC即可輕松評估器件的高性能。評估板接口到PC的USB端口，提供的軟件可讓用戶方便地對AD5764進行編程。

七、總結

AD5764作為一款高性能的四通道16位DAC，憑借其高精度、低噪聲、快速建立時間以及豐富的功能和保護特性，在工業和儀器儀表等領域具有廣泛的應用前景。在實際設計中，工程師需要根據具體應用需求，合理選擇器件等級、配置引腳功能、優化電路板布局，并選擇合適的外部參考，以充分發揮AD5764的性能優勢。大家在使用AD5764的過程中，有沒有遇到過什么特別的問題或者有獨特的應用經驗呢？歡迎在評論區分享交流。