一、引言

高速無刷直流電機(jī)（BLDC）已成為高端吸塵器的核心動(dòng)力部件，其轉(zhuǎn)速普遍突破 10 萬 RPM，部分旗艦機(jī)型可達(dá) 15 萬 RPM 以上。轉(zhuǎn)矩脈動(dòng)作為 BLDC 馬達(dá)運(yùn)行中的核心問題，會(huì)直接引發(fā)機(jī)械振動(dòng)、聲學(xué)噪聲及轉(zhuǎn)速波動(dòng)，嚴(yán)重影響用戶體驗(yàn) —— 當(dāng)轉(zhuǎn)矩脈動(dòng)峰峰值超過 5% 時(shí)，吸塵器聲學(xué)噪聲將突破 55dB，低速啟動(dòng)階段易出現(xiàn)抖動(dòng)現(xiàn)象。

吸塵器馬達(dá)的轉(zhuǎn)矩脈動(dòng)主要源于三大核心因素：一是換相過程中開通相電流上升與關(guān)斷相電流下降速率不匹配，導(dǎo)致電磁轉(zhuǎn)矩突變；二是逆變器死區(qū)效應(yīng)、非線性開關(guān)特性引入的 5 次、7 次諧波電流，引發(fā) 6 倍電頻率轉(zhuǎn)矩波動(dòng)；三是 PCB 布局不合理導(dǎo)致的寄生電感與干擾耦合，影響電流采樣精度與磁場定向準(zhǔn)確性。傳統(tǒng)解決方案多單一聚焦控制算法或硬件設(shè)計(jì)，難以實(shí)現(xiàn)全工況下的轉(zhuǎn)矩脈動(dòng)抑制。本文提出 “控制策略精細(xì)化 + PCB 布局低干擾化” 的協(xié)同方案，通過換相優(yōu)化、諧波補(bǔ)償、低寄生布局等關(guān)鍵技術(shù)，將轉(zhuǎn)矩脈動(dòng)峰峰值控制在 4% 以內(nèi)，同時(shí)保證驅(qū)動(dòng)板的高效率與高可靠性。

二、核心技術(shù)指標(biāo)與轉(zhuǎn)矩脈動(dòng)需求拆解

（一）核心技術(shù)指標(biāo)

（二）轉(zhuǎn)矩脈動(dòng)核心成因與抑制需求

換相畸變導(dǎo)致的脈動(dòng)：傳統(tǒng)換相策略中，電流滯后于反電動(dòng)勢變化，開通相電流上升率與關(guān)斷相電流下降率差異達(dá) 30% 以上，需通過換相時(shí)序優(yōu)化與三相協(xié)同調(diào)制解決；

諧波干擾導(dǎo)致的脈動(dòng)：逆變器死區(qū)效應(yīng)與 PWM 調(diào)制非理想引入諧波電流，5 次、7 次諧波會(huì)引發(fā) 6 倍電頻率轉(zhuǎn)矩波動(dòng)，需通過諧波補(bǔ)償算法抵消干擾；

參數(shù)誤差導(dǎo)致的脈動(dòng)：電機(jī)電阻、電感隨溫度變化，磁鏈觀測誤差導(dǎo)致 d-q 軸解耦失效，需通過自適應(yīng)觀測與參數(shù)校準(zhǔn)提升控制精度；

寄生參數(shù)導(dǎo)致的脈動(dòng)：PCB 布局不合理產(chǎn)生的寄生電感（≥5nH）會(huì)引發(fā)電壓尖峰與電流畸變，需通過低寄生布局設(shè)計(jì)抑制干擾耦合。

三、低轉(zhuǎn)矩脈動(dòng)控制策略設(shè)計(jì)

基于磁場定向控制（FOC）框架，通過換相優(yōu)化、諧波補(bǔ)償、擾動(dòng)抑制三大核心算法，從源頭降低轉(zhuǎn)矩脈動(dòng)，實(shí)現(xiàn)平穩(wěn)驅(qū)動(dòng)。

（一）換相時(shí)序優(yōu)化與三相協(xié)同調(diào)制

針對(duì)換相過程中電流畸變問題，采用 “超前換相 + 三相 PWM 協(xié)同調(diào)制” 策略：

自適應(yīng)超前換相控制：根據(jù)電機(jī)轉(zhuǎn)速與負(fù)載電流，實(shí)時(shí)計(jì)算最優(yōu)超前換相時(shí)間，公式如下：( t_{adv} = frac{L_s cdot i_q}{U_{dc} - E_{emf}} cdot k_{load} )

其中，(L_s)為定子電感，(i_q)為 q 軸電流，(U_{dc})為母線電壓，(E_{emf})為反電動(dòng)勢，(k_{load})為負(fù)載系數(shù)（0.8~1.2 動(dòng)態(tài)調(diào)整）。通過提前換相補(bǔ)償電流滯后，使換相期間開通相與關(guān)斷相電流變化率差值≤10%；

三相協(xié)同 PWM 調(diào)制：摒棄傳統(tǒng)兩相調(diào)制模式，換相期間對(duì)三相繞組同時(shí)進(jìn)行 PWM 調(diào)制，動(dòng)態(tài)分配各相占空比，確保換相過渡平滑。實(shí)測數(shù)據(jù)顯示，該策略可使換相階段轉(zhuǎn)矩脈動(dòng)降低 40%，電流畸變率從 8.3% 降至 3.1%。

（二）諧波電流注入與誤差補(bǔ)償

針對(duì)諧波干擾導(dǎo)致的轉(zhuǎn)矩波動(dòng)，采用 “諧波檢測 + 主動(dòng)注入抵消” 策略：

諧波檢測與建模：通過快速傅里葉變換（FFT）實(shí)時(shí)檢測定子電流中的 5 次、7 次諧波分量，建立諧波轉(zhuǎn)矩模型：( T_{harm} = k_5 cdot i_{5th} + k_7 cdot i_{7th} )

其中，(k_5)、(k_7)為諧波轉(zhuǎn)矩系數(shù)，通過電機(jī)標(biāo)定實(shí)驗(yàn)確定；

主動(dòng)諧波注入：向 q 軸電流參考值中注入與諧波分量幅值相等、相位相反的補(bǔ)償電流：( i_{q_ref} = i_{q_base} + A_5 cdot sin(5theta) + A_7 cdot sin(7theta) )

其中，(A_5)、(A_7)為 5 次、7 次諧波補(bǔ)償幅值，(theta)為轉(zhuǎn)子電角度。通過動(dòng)態(tài)調(diào)整補(bǔ)償參數(shù)，可使 6 倍頻轉(zhuǎn)矩脈動(dòng)峰峰值降低 62% 以上；

死區(qū)誤差補(bǔ)償：基于電流極性動(dòng)態(tài)調(diào)整死區(qū)時(shí)間（0~2μs），并補(bǔ)償死區(qū)導(dǎo)致的電壓失真，進(jìn)一步降低諧波含量，電流 THD（總諧波失真）控制在 3% 以內(nèi)。

（三）擴(kuò)展?fàn)顟B(tài)觀測器（ESO）擾動(dòng)抑制

針對(duì)參數(shù)時(shí)變與負(fù)載擾動(dòng)導(dǎo)致的轉(zhuǎn)矩波動(dòng)，引入 ESO 實(shí)現(xiàn)實(shí)時(shí)擾動(dòng)補(bǔ)償：

總擾動(dòng)建模：將磁鏈觀測誤差、參數(shù)漂移、負(fù)載擾動(dòng)統(tǒng)一視為總擾動(dòng)(d)，通過 ESO 實(shí)時(shí)估計(jì)：( hatrp19iyqb = T_e^{ref} - hat{T}_e )

其中，(T_e^{ref})為參考轉(zhuǎn)矩，(hat{T}_e)為觀測電磁轉(zhuǎn)矩；

前饋補(bǔ)償實(shí)現(xiàn)：將擾動(dòng)估計(jì)值通過比例系數(shù)(K_{obs})前饋至 q 軸電流控制器輸出端，補(bǔ)償擾動(dòng)對(duì)轉(zhuǎn)矩的影響：( i_{q_comp} = i_{q_nominal} + K_{obs} cdot hatrp19iyqb )

選取(K_{obs}=0.3)、觀測器帶寬(omega_n=200rad/s)，可使轉(zhuǎn)矩脈動(dòng)峰峰值從 0.92Nm 降至 0.28Nm，抑制效果達(dá) 69%；

自適應(yīng)磁鏈觀測：在線修正轉(zhuǎn)子時(shí)間常數(shù)(T_r)，補(bǔ)償溫度對(duì)參數(shù)的影響，磁鏈定向誤差從 ±5° 降至 ±1.5°，提升 d-q 軸解耦精度。

（四）轉(zhuǎn)速與轉(zhuǎn)矩平滑控制

分段式轉(zhuǎn)速環(huán) PI 參數(shù)：低速階段（<5 萬 RPM）增大積分系數(shù)(K_i)提升穩(wěn)態(tài)精度，高速階段（>10 萬 RPM）增大比例系數(shù)(K_p)提升動(dòng)態(tài)響應(yīng)，全轉(zhuǎn)速范圍轉(zhuǎn)速波動(dòng)≤±150RPM；

負(fù)載突變自適應(yīng)調(diào)整：當(dāng)負(fù)載變化率≥10%/ms 時(shí)，自動(dòng)降低 PWM 占空比變化率（從 0.5%/ms 降至 0.2%/ms），避免電流沖擊導(dǎo)致的轉(zhuǎn)矩突變，電磁噪聲峰值降低 4dB。

四、低轉(zhuǎn)矩脈動(dòng) PCB 布局設(shè)計(jì)

PCB 布局是抑制寄生參數(shù)與干擾耦合的關(guān)鍵，遵循 “低寄生、強(qiáng)隔離、熱均衡” 三大原則，通過功能分區(qū)、布線優(yōu)化、接地設(shè)計(jì)實(shí)現(xiàn)低干擾布局。

（一）功能分區(qū)與器件布局優(yōu)化

三級(jí)功能分區(qū)：將 PCB 劃分為功率區(qū)、驅(qū)動(dòng)區(qū)、邏輯區(qū)，實(shí)現(xiàn)物理隔離：

功率區(qū)：集中布置 SiC MOSFET 橋臂、輸入濾波電容、電機(jī)接口，位于板卡邊緣，便于散熱與引線；

驅(qū)動(dòng)區(qū)：驅(qū)動(dòng)芯片（如 UCC21520）與柵極電阻緊鄰 MOSFET 擺放，間距≤8mm，縮短驅(qū)動(dòng)信號(hào)路徑，降低寄生電感；

邏輯區(qū)：MCU、采樣電阻、通信接口集中于板卡另一側(cè)，與功率區(qū)保持≥15mm 距離，減少磁場耦合干擾；

關(guān)鍵器件布局：

輸入濾波電容：采用 “電解電容 + 薄膜電容” 組合（400V/220μF+1μF/630V），兩者間距≤5mm，縮短濾波環(huán)路，抑制母線紋波；

電流采樣電阻：串聯(lián)于 MOSFET 源極，采用開爾文連接方式，避免大電流走線壓降引入誤差，采樣電阻與運(yùn)放間距≤10mm；

SiC MOSFET 布局：三相橋臂對(duì)稱布置，器件間距≥5mm，避免局部熱點(diǎn)集中，底部鋪設(shè)大面積銅箔并通過 3 個(gè)以上 1mm 過孔連接至底層散熱平面。

（二）布線策略與寄生參數(shù)控制

功率回路低寄生設(shè)計(jì)：

功率走線：采用 2oz 銅厚，線寬≥5mm，功率回路（母線電容→MOSFET→電機(jī)端子）長度≤1.2cm，寄生電感控制在 3nH 以內(nèi)；

開關(guān)節(jié)點(diǎn)優(yōu)化：MOSFET 漏極與電機(jī)端子連接點(diǎn)面積最小化（≤0.5cm2），避免形成輻射天線，減少電壓尖峰；

驅(qū)動(dòng)信號(hào)布線：

柵極驅(qū)動(dòng)線：采用差分走線，線寬 0.4mm，長度≤12mm，與功率走線間距≥3 倍線寬，避免耦合寄生振蕩；

退耦電容布局：在驅(qū)動(dòng)芯片電源引腳附近（≤2mm）放置 10μF+100nF 退耦電容，電容接地端直接連接芯片地腳，縮短高頻電流回路；

采樣信號(hào)布線：

電流采樣線：獨(dú)立走線接入 MCU ADC 引腳，線寬 0.3mm，下方鋪設(shè)接地銅箔作為屏蔽層，避免與功率地線交叉；

電壓采樣線：電機(jī)端電壓采樣通過 RC 濾波電路（10kΩ+100nF）預(yù)處理，濾波元件靠近采樣點(diǎn)放置，減少高頻噪聲干擾。

（三）接地與屏蔽設(shè)計(jì)

分層接地策略：采用 4 層 PCB（電源層、功率層、控制層、地層），實(shí)現(xiàn)地平面分區(qū)隔離：

功率地（PGND）：承載 MOSFET 開關(guān)電流，采用獨(dú)立銅箔層，面積覆蓋整個(gè)功率區(qū)，地阻抗≤5mΩ；

模擬地（AGND）：用于電流采樣、驅(qū)動(dòng)芯片參考地，與功率地通過單點(diǎn)連接（0Ω 電阻），避免功率地噪聲串入；

數(shù)字地（DGND）：MCU、通信芯片接地，與模擬地在 MCU 電源端附近單點(diǎn)匯合，形成星型接地結(jié)構(gòu)；

屏蔽與隔離措施：

模塊屏蔽：功率區(qū)與邏輯區(qū)之間設(shè)置 3mm 寬接地隔離帶，禁止信號(hào)線穿越，阻斷地環(huán)路干擾；

信號(hào)隔離：驅(qū)動(dòng)信號(hào)采用光耦隔離（響應(yīng)速度≥10MHz），電機(jī)引線采用屏蔽電纜，兩端接地，屏蔽層覆蓋率≥90%；

高頻旁路：在 MCU、驅(qū)動(dòng)芯片電源引腳并聯(lián) 1nF 陶瓷電容，降低電源 - 地平面諧振噪聲，引線長度≤1mm。

（四）熱設(shè)計(jì)與損耗均衡

散熱路徑優(yōu)化：SiC MOSFET 底部填充導(dǎo)熱硅膠（導(dǎo)熱系數(shù)≥3.0W/(m?K)），搭配鋁制微型散熱片（面積≥6cm2），通過過孔陣列（間距 5~8mm）將熱量傳導(dǎo)至底層銅箔；

損耗均衡分配：通過對(duì)稱布局使三相橋臂損耗均勻分布，避免局部熱點(diǎn)導(dǎo)致的參數(shù)漂移；低壓大電流場景增大功率回路敷銅面積（≥8cm2），降低導(dǎo)通損耗；

熱仿真驗(yàn)證：采用 ANSYS Icepak 進(jìn)行熱仿真，800W 額定功率下，SiC MOSFET 結(jié)溫≤105℃，驅(qū)動(dòng)芯片溫度≤85℃，確保器件參數(shù)穩(wěn)定。

五、EMC 抑制與系統(tǒng)協(xié)同優(yōu)化

（一）EMC 抑制技術(shù)

源頭抑制：SiC MOSFET 柵極串聯(lián) RC 吸收網(wǎng)絡(luò)（10Ω+100pF），降低開關(guān) di/dt 與 dv/dt，電壓尖峰從 80V 降至 35V；采用隨機(jī)脈沖寬度調(diào)制（RPWM），將集中干擾分散至寬頻率范圍，輻射干擾峰值降低 6dB；

路徑阻斷：輸入端口添加共模扼流圈（20μH，飽和電流 12A）與 X/Y 電容（X：0.1μF/630V，Y：10nF/400V），組成 EMI 濾波網(wǎng)絡(luò)，傳導(dǎo)干擾≤37dBμV，滿足 CISPR 22 Class B 標(biāo)準(zhǔn)；

敏感信號(hào)保護(hù)：采樣信號(hào)線采用差分走線并包地，通信接口（UART/SPI）增加 TVS 管與共模扼流圈，提升抗干擾能力。

（二）器件選型協(xié)同

功率器件：選用 SiC MOSFET（Cree C2M0080120D），其低寄生電容（Crss/Ciss=2.5%）與快速開關(guān)特性可減少諧波產(chǎn)生，開關(guān)損耗較硅基 MOSFET 降低 60%；

驅(qū)動(dòng)芯片：選用隔離式驅(qū)動(dòng)芯片 UCC21520，集成有源米勒鉗位電路（響應(yīng)時(shí)間≤50ns），避免橋臂串?dāng)_導(dǎo)致的誤導(dǎo)通；

采樣器件：電流采樣選用 2mΩ/5W 合金電阻（溫漂≤50ppm/℃）+ INA180 運(yùn)放，采樣誤差≤1%；位置采樣集成 MT6701 磁編碼器（分辨率 0.02°），提升位置檢測精度。

六、測試驗(yàn)證與性能對(duì)比

（一）測試平臺(tái)搭建

測試平臺(tái)包括：寬壓 DC 電源（0~400V/30A）、功率分析儀（Yokogawa WT3000）、轉(zhuǎn)矩轉(zhuǎn)速傳感器、高速示波器（Tektronix MDO3024）、噪聲測試儀（AWA6291）、12 萬 RPM 吸塵器 BLDC 馬達(dá)（額定功率 500W）。

（二）核心性能測試結(jié)果

（三）可靠性測試

高低溫循環(huán)測試：-20℃~85℃環(huán)境下 1000 次循環(huán)，驅(qū)動(dòng)板無故障，轉(zhuǎn)矩脈動(dòng)變化≤0.3%；

連續(xù)運(yùn)行測試：額定功率下連續(xù)運(yùn)行 200h，MOSFET 結(jié)溫穩(wěn)定在 98℃，無性能衰減；

負(fù)載沖擊測試：負(fù)載從 20% 突變至 100%，轉(zhuǎn)矩響應(yīng)無超調(diào)，脈動(dòng)峰峰值≤3.8%。

七、結(jié)論與展望

本文提出的低轉(zhuǎn)矩脈動(dòng)吸塵器馬達(dá)驅(qū)動(dòng)板方案，通過 “控制策略精細(xì)化 + PCB 布局低干擾化” 的協(xié)同設(shè)計(jì)，有效解決了換相畸變、諧波干擾、寄生參數(shù)導(dǎo)致的轉(zhuǎn)矩波動(dòng)問題。測試結(jié)果表明，該方案轉(zhuǎn)矩脈動(dòng)峰峰值降至 3.2%，聲學(xué)噪聲降低 7dB，轉(zhuǎn)速波動(dòng)≤±140RPM，完全滿足高端吸塵器的低噪平穩(wěn)需求。

未來優(yōu)化方向：一是引入 AI 自適應(yīng)算法（如強(qiáng)化學(xué)習(xí)），實(shí)現(xiàn)控制參數(shù)與電機(jī)特性的實(shí)時(shí)匹配，適配更復(fù)雜工況；二是采用 SiC 功率模塊替代離散器件，進(jìn)一步減小寄生參數(shù)，提升功率密度與穩(wěn)定性；三是融合電機(jī)與驅(qū)動(dòng)板的協(xié)同仿真設(shè)計(jì)，從系統(tǒng)層面優(yōu)化轉(zhuǎn)矩脈動(dòng)抑制效果，為吸塵器產(chǎn)品的高性能升級(jí)提供核心技術(shù)支撐。

審核編輯 黃宇