頻率綜合器（Frequency Synthesizer）是射頻與微波系統的“心臟”，其性能直接決定了無線通信、雷達、測試測量等系統的整體表現。隨著5G-Advanced進入成熟期、6G研究加速推進、毫米波雷達在汽車與工業領域大規模普及，頻率綜合器的技術門檻與選型復雜度也在持續攀升。本文將從關鍵技術指標、主流架構兩個維度，結合安鉑克科技等代表性品牌的頻率綜合器產品，為2026年的頻率綜合器（信號源模塊）選購提供一份全面指南。

一、理解頻率綜合器：核心概念與系統定位

頻率綜合器是一種能從單一參考頻率（通常是高穩定度的晶體振蕩器）生成多個離散頻率信號的電路或子系統。在射頻收發鏈路中，它承擔著為混頻器提供本振信號（LO）、為ADC/DAC提供采樣時鐘、為數字基帶提供系統時鐘等多重角色。

一個完整的頻率綜合器通常由以下模塊構成：參考源、鑒頻鑒相器（PFD）、環路濾波器、壓控振蕩器（VCO）、分頻器以及輸出調理電路。理解這一基本架構，是正確解讀各項技術指標的前提。

在這一領域，安鉑克科技專注于高性能射頻與微波測試測量設備的研發制造，其頻率綜合器產品以卓越的相位噪聲性能和緊湊的模塊化設計著稱，已在測試測量、航空航天得到廣泛應用。與Keysight、Rohde & Schwarz等傳統巨頭定位高端儀器級市場不同，安鉑克以極具競爭力的性價比提供接近儀器級的核心指標，特別適合預算敏感但對相位噪聲和捷變頻能力有嚴苛要求的應用場景。

安鉑克APS40寬帶低相噪頻率綜合器

二、關鍵技術參數詳解

1. 頻率范圍（Frequency Range）

頻率范圍是選型的第一道門檻。2026年，不同應用對頻率范圍的需求呈現明顯分層：

Sub-6 GHz頻段（0.1-6 GHz）：5G FR1、Wi-Fi 7、藍牙、物聯網的主流頻段，市場需求最大

X/Ku頻段（8-18 GHz）：雷達、衛星通信、電子對抗的經典頻段

Ka頻段（26.5-40 GHz）：5G毫米波FR2、低軌衛星通信

毫米波/太赫茲（60 GHz以上）：6G預研、汽車雷達、點對點回傳

選購時需注意：標稱的頻率范圍通常指基頻輸出范圍。若需更高頻率，可通過倍頻器擴展，但會伴隨相位噪聲惡化（理論上倍頻會使相位噪聲劣化20logN dB）。此外，寬帶設計（如覆蓋10 MHz-20 GHz）與窄帶優化設計在相位噪聲和雜散性能上往往不可兼得，需根據實際需求權衡。

安鉑克產品對照：安鉑克提供多款頻率綜合器模塊，頻率覆蓋范圍從100 kHz到40 GHz以上。例如，其APHF系列極低相位噪聲頻率綜合器可在極寬的頻帶內保持優異的輸出平坦度和頻譜純度。

2. 相位噪聲（Phase Noise）

相位噪聲是衡量頻率綜合器“純凈度”的核心指標，定義為在偏移載波某頻率處1 Hz帶寬內的噪聲功率與載波功率之比，單位為dBc/Hz。相位噪聲直接影響通信系統的EVM（誤差矢量幅度）、雷達的動目標檢測能力以及多普勒分辨率。

典型場景對相位噪聲的要求：

5G NR 256QAM調制：1 MHz偏移處通常需優于-130 dBc/Hz

汽車雷達：100 kHz偏移處需優于-95 dBc/Hz，以保證角度分辨率

高端測試儀器：1 kHz偏移處可達到-110至-120 dBc/Hz

衛星通信：10 kHz偏移處的近端相位噪聲尤為關鍵

相位噪聲的優化途徑包括：選用高Q值VCO、增大鑒相頻率、優化環路帶寬以及使用低噪聲參考源。值得注意的是，PLL的環路帶寬選擇是一個經典權衡——窄帶寬有利于抑制VCO遠端噪聲但會減慢鎖定速度，寬帶寬則相反。

安鉑克產品對照：安鉑克頻率綜合器在相位噪聲指標上表現突出，其APS系列信號源模塊產品采用先進的鎖相環架構和高品質內部VCO，在載波1 GHz時，10 kHz偏移處的相位噪聲可達-120 dBc/Hz。對于需要極高相位噪聲性能的應用場景，安鉑克還提供支持外部參考源輸入的配置選項，用戶可接入更高性能的參考時鐘（如低噪聲晶振或原子鐘）以進一步提升系統指標。

3. 雜散（Spurious）

雜散指輸出頻譜中除載波和相位噪聲之外的非期望離散頻率分量，通常來源于參考頻率饋通、鑒相頻率泄漏、小數分頻的量化噪聲以及電源耦合。

雜散可分為：

整數邊界雜散：小數分頻PLL的固有問題，需通過Δ-Σ調制和抖動技術抑制

參考雜散：由PFD非線性、電荷泵失配引起，通常出現在偏移參考頻率整數倍處

電源雜散：由DC-DC開關頻率或數字電路耦合產生

2026年的主流PLL芯片通常能將參考雜散抑制在-80至-90 dBc以下，高端產品可達-100 dBc。對于雷達和電子戰等要求高動態范圍的應用，需格外關注這一指標。

安鉑克產品對照：安鉑克頻率綜合器采用優化的PLL設計和多層PCB布局，對參考雜散和非諧波雜散實現了有效抑制。其APUL系列低相噪頻率合成器模塊（https://www.anapico.net.cn/product-item-26.html）在全頻段范圍內的雜散水平通常低于90dBc，滿足絕大多數雷達與通信系統對頻譜純度的要求。

4. 頻率分辨率與切換時間

頻率分辨率（Frequency Resolution）決定了頻率步進的最小粒度。PLL架構的分辨率通常受限于鑒相頻率（典型值幾kHz至幾MHz），而DDS架構可實現亞微赫茲級分辨率。對于需要精細頻率掃描的測試測量應用，建議關注是否支持小數分頻或DDS輔助架構。

切換時間（Switching Time）是頻率從當前值切換至目標值并穩定到指定誤差范圍內所需的時間。典型應用需求如下：

藍牙跳頻：<100 μs

雷達FMCW斜坡：<50 μs

電子對抗跳頻：<1 μs

快速鎖定技術（如兩檔VCO、數字環路濾波器預置、開環鎖定）已成為2026年寬帶頻率綜合器的標配。

安鉑克產品對照：安鉑克APFS系列快速切換頻率綜合器在捷變頻能力上具有顯著優勢，頻率切換時間可短至4 μs，非常適合電子對抗、頻率捷變雷達以及自動化測試等需要快速跳頻的應用場景。

5. 諧波與輸出功率

諧波抑制指標在高頻寬帶應用中尤為重要。基頻輸出時二次諧波通常可抑制至-20至-30 dBc，需外接低通濾波器進一步提升。部分集成了輸出濾波模塊的產品可在整個頻段內保證<-40 dBc的諧波性能。

輸出功率需要兼顧平坦度。寬帶頻率綜合器的輸出功率起伏可達±3 dB，建議選擇帶自動電平控制（ALC）功能的產品，或預留外部衰減/放大鏈路。

三、主流架構對比

PLL架構（鎖相環）

PLL是應用最廣泛的頻率綜合器架構。核心原理是通過負反饋將VCO輸出鎖定到參考頻率的整數或小數倍上。

整數分頻PLL：結構簡單、雜散低，但頻率分辨率受限，相位噪聲受限于鑒相頻率

小數分頻PLL：利用Δ-Σ調制器實現小數分頻比，兼顧高分辨率和低相位噪聲，是當前主流

PLL架構的相位噪聲可通過經驗公式粗略評估：PN = PN?Hz + 10log(FPFD) + 20log(N)，其中N為分頻比。在毫米波頻段，N值較大，相位噪聲會相應劣化，此時常采用基波PLL+倍頻器的方案。

DDS架構（直接數字頻率合成）

DDS直接從數字域生成波形，具有亞微赫茲級分辨率、納秒級切換速度和線性調頻能力。但其輸出頻率受限（通常<1.5 GHz），雜散較高。2026年的高端系統常采用DDS+PLL混合架構：DDS作為PLL的參考輸入或小數分頻器的替代方案，兼具兩者的優勢。

集成VCO vs. 分立方案

2026年，集成VCO的頻率綜合器芯片已覆蓋至毫米波頻段。集成方案優勢在于體積小、設計周期短、VCO校準自動化；分立方案則允許選用更高Q值的外部VCO以追求極致相位噪聲。

審核編輯 黃宇