4 月 2 日，新思科技 2026 硬件加速驗證(HAV)技術開放日在深圳灣畔盛大舉行。作為新思科技 HAV 技術開放日全國巡回活動的首站，本次活動匯聚了來自新思科技總部及中國技術團隊的頂尖專家，以及中興微電子等國內領先客戶的實戰大咖，聚焦 AI、汽車電子、RISC-V、高性能計算、系統級驗證等熱點方向，深度分享新一代硬件輔助驗證技術、工程實踐與落地案例，全面推動從芯片到系統創新。

從“階段性任務”到“核心工程能力”：驗證角色的再定義

新思科技中國區副總經理朱勇先生在開場致辭中明確指出，隨著 AI 與系統級芯片復雜度持續攀升，驗證已不再是“設計流程中的一個環節”，而正在成為決定項目成敗的核心工程能力。新思科技于上月正式發布新一代軟件定義硬件輔助驗證(Software?Defined HAV)全棧解決方案，在性能、容量、擴展性與場景覆蓋上全面刷新行業紀錄，真正實現“一套硬件、全場景覆蓋、持續軟件升級保值”。

本次深圳站活動，將這一前沿技術帶到中國芯片和系統創新高地，帶來包括技術深度解讀、客戶成功案例、真機現場演示、專家一對一交流在內的完整體驗，旨在幫助本土芯片企業解決超大設計編譯慢、調試難、周期長、系統級驗證不足等實際痛點，共同探索 AI 時代芯片與系統協同驗證的新趨勢。

從芯片到系統：系統級成功，才是下一代設計的終極目標

新思科技產品管理資深副總裁 Tom De Schutter 先生從 Physical AI 角度切入，系統闡述了“從芯片到系統”的時代轉變：AI 已從數據中心走向邊緣與物理世界，汽車、機器人、數據中心等場景迎來電子與多物理融合，系統驗證邊界或范疇遠超芯片功能本身，覆蓋功耗、安全、散熱、互聯等全維度。

深度闡釋軟件定義核心理念，設備可通過軟件持續升級能力，驗證平臺也需順應這一趨勢。新思科技推出業界首個軟件定義 HAV 方案，同一硬件可通過軟件切換仿真與原型驗證模式，老硬件可通過軟件升級實現性能翻倍，保護客戶投資。

分享 AMD、Etched AI、微軟、英偉達等頭部企業實踐案例，證明方案在 AI 芯片性能驗證、大規模軟件并行開發、高速接口物理驗證等場景的硬核價值，強調系統級驗證是未來芯片成功的關鍵。

面對千萬億級驗證周期，HAV 如何真正“跑起來”

新思科技資深工程副總裁 Sridhar Seshadri 先生重點解讀了如何應對 AI 時代對算力提出的“變態”級要求，特別是解決“Quadrillion Cycles”(千萬億級周期)的驗證需求。他詳解軟件定義 HAV 技術創新：通過編譯優化、調試增強、模塊化擴展，將建模時間從周級縮短至小時級，性能提升 2 倍，容量擴展至 600 億門，支持多芯片、3D 堆疊設計驗證，使超大規模系統驗證成為工程可行。

此外，他詳細介紹了 Modular HAV 技術帶來的容量突破。通過創新的架構，新思科技打破了單系統限制，支持 64 Units 同步運行，從容應對萬億門級的超大規模設計。同時，通過與 AMD 的深度合作優化算法，將編譯時間(Compile Time)從數周縮短至數小時，真正實現了讓超大規模設計在HAV平臺中“跑起來、跑得穩、跑得快”。

一套硬件，多種驗證階段：HAPS?200 的工程靈活性價值

新思科技應用工程資深經理陳元先生通過現場技術演示，直觀展示了基于最新 HAPS-200 平臺的工程靈活性。在同一套 HAPS-200 硬件基礎模塊上，利用不同的連線策略和軟件協議棧，實現了兩種截然不同的驗證模式：一部分 FPGA 運行 Emulation 模式用于 RTL 驗證，另一部分運行 Prototyping 模式用于接口物理測試。

這種 EP Ready 架構展示了“一套硬件，兩種用途”的投資回報率。客戶無需購買兩套獨立的系統，即可通過軟件切換獲得仿真系統的調試能力與原型驗證系統的高性能。這種架構顯著提升了硬件資源利用率，為多項目并行與跨階段協作提供更高效的驗證基礎。

HAV如何支撐超大規模設計，加速數據中心創新

新思科技應用工程資深經理劉坤杰先生深入分享 AI 數據中心超大規模芯片 HAV 實踐，總結當下 AI 芯片設計面臨周期壓縮、生態遷移、規模呈指數級增長三大挑戰。在這一背景下，HAV 的角色從“加速工具”升級為系統級驗證基礎設施。其關鍵工程價值在于：通過高性能與可擴展架構支撐從 IP 到多芯片的逐級驗證;通過模塊化與軟件定義能力控制編譯時間與系統規模增長;并在超大系統下保持可用的調試能力，使長期運行與復雜場景驗證成為工程可行。

他分享了 ARM、微軟、英偉達、Rebellion 等客戶真實案例，驗證方案在 13 個月快速流片、70 核超大芯片驗證、LLM 全棧運行等場景的落地效果，證明 HAV 是支撐 10-12 個月快速研發周期的核心工程能力，同時具備可復制、可規模化的工程價值。

ZeBu 賦能 HPC，實現硅前全系統驗證

中興微電子無線產品硬件平臺負責人李超先生以 HPC 芯片實戰視角，分享了 CPU、DPU、交換芯片驗證痛點與 ZeBu 應用價值。針對 HPC 芯片接口多、規模大、功耗敏感的痛點，以 ZeBu 為核心的 HAV 平臺成為支撐大規模系統驗證的關鍵。通過 ZeBu + Speed Adapter(SA)方案，團隊能夠在硅前階段將 DUT 與真實服務器、網卡、GPU、SSD 等外部設備相連接，提前驗證 PCIe、CXL、以太網等復雜互聯場景;并提供鏈路狀態與事務級監控、Record&Replay 、連續超長波形抓取等調試手段，使問題能夠快速定位到設計、橋接還是外設層面，大量原本只能在硅后完成的系統測試得以前移。

此外，通過 Virtual Host / Virtual Device 方案，在沒有真實硬件條件下，也能模擬 PCIe、CXL 等設備運行真實驅動和操作系統，顯著降低驗證依賴。結合功耗分析工具 ZeBu Empower，可基于真實業務負載在 SoC 級進行功耗評估與優化。實際項目經驗表明，借助硬件加速驗證，可以幫助客戶在硅前完成絕大多數功能、性能與兼容性測試，芯片回片后一到兩周即可完成系統 Bringup，大幅提升整體研發效率與確定性。

構建協議生態，連接 IP 與系統

新思科技應用工程資深經理郭洪志與陳元先生聯袂分享了新思科技的協議解決方案，探討如何連接 IP 與系統驗證。

郭洪志強調，協議驗證是連接 IP 與系統的關鍵橋梁。新思科技提供了業界最全的 Transactor 和 Verification IP(VIP)組合，覆蓋從 PCIe Gen7、CXL 3.0 到 DDR5/LPDDR6、以太網及汽車 ADAS 接口的全棧協議。特別是針對 AI 和 HPC 場景，通過 Hybrid 混合解決方案，大幅縮短了 Linux 和 Android 的啟動時間，加速了軟件棧的開發。

陳元隨后補充介紹了 Virtual Host/Device Model Solutions與 Speed Adapter(SA)的協同應用。VHS/VDM 允許客戶在沒有真實硬件的情況下，通過虛擬模型進行全功能軟件開發;而 SA 則解決了硬件在環(Hardware-in-the-Loop)時的速度不匹配問題。這種靈活的組合方案，讓客戶既能享受虛擬仿真的靈活性，又能滿足真實物理接口的合規性測試需求。

高速互聯驗證為何必須“接入真實世界”

新思科技硬件輔助驗證研發資深總監彭時峰先生重點展示了面向下一代高速互聯的系統級驗證解決方案，重點應對 PCIe Gen6 與 CXL 3.0 演進帶來的復雜系統挑戰。隨著 CXL 3.0 在內存池化和資源共享中的落地，以及 PCIe Gen6 在速率和協議復雜度上的升級，系統驗證正邁向異構、高復雜度階段。

SA3 平臺為 PCIe Gen6 與 CXL 3.0 提供成熟、可擴展的系統級驗證能力，覆蓋協議、鏈路和系統互操作，幫助客戶在接近真實環境中提前發現并解決問題。SVS 通過 BIOS 協同優化和協議機制，解決 FPGA 原型與服務器速度不匹配導致的超時問題，使客戶可在流片前完成枚舉、驅動和系統級測試。

同時，彭時峰還展示了覆蓋 1G 至 1.6T 的超高速以太網解決方案，滿足 AI 數據中心對高帶寬、低時延和大規模擴展的需求。

存儲驗證全棧方案，從虛擬原型到仿真再到原型驗證

新思科技應用工程資深工程師王倩女士以 SSD/NVMe/CXL 存儲芯片為典型場景，完整呈現虛擬原型仿真-> Zebu emulation -> FPGA原型全流程協同方案。存儲系統設計面臨軟件棧復雜、容量巨大(TB 級)和性能要求嚴苛的挑戰。新思科技提供了覆蓋全設計流程的完整驗證解決方案：在早期，利用 VDK(虛擬原型)打破對 RTL 的依賴，提前進行固件和系統軟件的開發和驗證;在系統集成階段，利用 ZeBu 進行全系統性能分析;在接口驗證階段，利用 HAPS IPK 進行真實物理接口的合規性測試。

她現場演示了在 VDK 上運行 NVMe SSD 的完整 Demo，展示了如何在虛擬主機上像操作真實 SSD 一樣進行分區、格式化和 Benchmark 測試。通過 Hybrid 混合解決方案，客戶可以將 VDK 的快速啟動優勢與 ZeBu/HAPS 的真實硬件驗證相結合，既保證了系統 Bring-up 的速度，又確保了接口協議和性能指標的準確性，完美解決了存儲設計的驗證難題。

結語

新思科技 2026 HAV 技術開放日深圳站雖已落幕，但技術探索的腳步永不停歇。我們即將啟程前往成都、北京、西安，期待與更多開發者面對面交流，共同推動中國芯片設計的創新浪潮。

下一站，不見不散!