AD5628/AD5648/AD5668：高性能八通道DAC的深度解析

在電子設計領域，數模轉換器（DAC）是連接數字世界和模擬世界的關鍵橋梁。今天，我們將深入探討Analog Devices公司的AD5628/AD5648/AD5668系列八通道DAC，詳細了解其特性、應用場景、工作原理以及設計要點。

文件下載：AD5628.pdf

產品概述

AD5628/AD5648/AD5668是一系列低功耗、八通道、12/14/16位緩沖電壓輸出DAC。這些器件均采用單2.7V至5.5V電源供電，并且在設計上保證了單調性。不同型號的分辨率有所不同，AD5668為16位，AD5648為14位，AD5628為12位。它們提供多種封裝形式，包括14引腳/16引腳TSSOP、16引腳LFCSP和16球WLCSP，滿足不同應用的需求。

特性亮點

1. 高精度參考源

該系列器件集成了片上1.25V/2.5V、5 ppm/°C的參考源，為DAC提供穩定的電壓基準。AD5628 - 1/AD5648 - 1/AD5668 - 1采用1.25V參考源，滿量程輸出范圍為2.5V；AD5628 - 2/AD5648 - 2/AD5668 - 2和AD5668 - 3采用2.5V參考源，滿量程輸出范圍為5V。片上參考源在上電時默認關閉，允許使用外部參考源，可通過軟件寫入啟用內部參考源。

2. 低功耗設計

具有出色的低功耗特性，在5V電源下，功耗可降至400nA；在3V電源下，功耗可降至200nA。這使得該系列器件非常適合電池供電的便攜式設備。

3. 多種功能特性

• 上電復位功能：上電時，DAC輸出可復位到0V（AD5628 - 1/AD5648 - 1/AD5668 - 1、AD5628 - 2/AD5648 - 2/AD5668 - 2）或中間刻度（AD5668 - 3），確保在系統啟動時輸出處于已知狀態。
• 掉電功能：支持三種掉電模式，可通過軟件選擇，降低器件的電流消耗。在掉電模式下，輸出級內部切換到已知阻值的電阻網絡，保證器件在掉電時輸出阻抗已知。
• 硬件LDAC和CLR功能：LDAC功能可同時更新所有DAC輸出，用戶還可選擇更新特定的DAC通道；CLR功能可將所有DAC更新到用戶可編程的代碼，如零刻度、中間刻度或滿刻度。
• 軌到軌輸出：片上精密輸出放大器實現了軌到軌輸出擺幅，輸出范圍為0V至VDD。

應用場景

AD5628/AD5648/AD5668系列DAC廣泛應用于多個領域，包括：

• 過程控制：在工業自動化系統中，用于精確控制電壓和電流，實現對生產過程的精確調節。
• 數據采集系統：為數據采集設備提供高精度的模擬輸出，用于信號調理和校準。
• 便攜式電池供電儀器：低功耗特性使其成為便攜式設備的理想選擇，延長電池續航時間。
• 數字增益和偏移調整：可用于調整信號的增益和偏移，提高系統的精度和穩定性。
• 可編程電壓和電流源：為電路提供可編程的電壓和電流輸出，滿足不同的應用需求。
• 可編程衰減器：實現對信號的可編程衰減，用于信號處理和調節。

工作原理

1. DAC架構

該系列DAC采用CMOS工藝制造，架構由一串DAC和一個輸出緩沖放大器組成。每個器件包含一個內部1.25V/2.5V、5 ppm/°C的參考源，內部增益為2。當使用外部參考源時，理想輸出電壓為(V{OUT }=V{REFIN } timesleft(frac{D}{2^{N}}right))；當使用內部參考源時，理想輸出電壓為(V{OUT }=2 × V{REFOUT } timesleft(frac{D}{2^{N}}right))，其中D為加載到DAC寄存器的二進制代碼的十進制等效值，N為DAC的分辨率。

2. 電阻串

電阻串部分由一串阻值為R的電阻組成，加載到DAC寄存器的代碼決定了從電阻串的哪個節點提取電壓，并將其輸入到輸出放大器。由于采用電阻串結構，保證了DAC的單調性。

3. 內部參考源

片上參考源在上電時默認關閉，可通過寫入控制寄存器啟用。當使用內部參考源時，建議在參考輸出和地之間放置一個100nF的電容，以保證參考源的穩定性。需要注意的是，使用內部參考源時不支持單個通道的掉電功能。

4. 輸出放大器

輸出緩沖放大器能夠產生軌到軌的輸出電壓，輸出范圍為0V至VDD。該放大器能夠驅動2kΩ與200pF并聯到地的負載，壓擺率為1.5V/μs，1/4至3/4刻度的建立時間為7μs。

5. 串行接口

AD5628/AD5648/AD5668采用3線串行接口（SYNC、SCLK和DIN），兼容SPI、QSPI和MICROWIRE接口標準以及大多數DSP。寫序列開始時，將SYNC線拉低，數據從DIN線在SCLK的下降沿時鐘輸入到32位移位寄存器。串行時鐘頻率最高可達50MHz，使器件能夠與高速DSP兼容。在第32個下降時鐘沿，最后一位數據被時鐘輸入，執行編程功能。SYNC線在下次寫序列之前必須拉高至少15ns，以確保下一次寫序列的啟動。

設計要點

1. 電源旁路和接地

在設計電路時，需要仔細考慮電源和接地布局。印刷電路板應具有獨立的模擬和數字部分，AGND和DGND的連接應在一點進行，且該點應盡可能靠近器件。電源應使用10μF和0.1μF的電容進行旁路，電容應盡可能靠近器件，0.1μF電容應具有低等效串聯電阻（ESR）和低等效串聯電感（ESI）。電源線路應采用盡可能大的走線，以提供低阻抗路徑，減少電源線上的毛刺影響。

2. 接口時序

在使用串行接口時，需要嚴格按照器件的時序要求進行操作。注意SCLK的周期、高電平時間和低電平時間，以及SYNC的設置和保持時間。同時，要注意SYNC中斷的處理，避免無效的寫序列。

3. 掉電和復位操作

合理使用掉電和復位功能，可降低器件的功耗和確保系統的穩定性。在掉電模式下，要注意輸出級的狀態和輸出阻抗的變化。復位操作可將DAC恢復到上電復位狀態，確保輸出處于已知狀態。

總結

AD5628/AD5648/AD5668系列DAC以其高精度、低功耗、多種功能特性和豐富的封裝形式，為電子工程師提供了一個優秀的解決方案。在設計過程中，需要充分考慮器件的工作原理和設計要點，以確保系統的性能和穩定性。你在使用這類DAC時遇到過哪些挑戰呢？歡迎在評論區分享你的經驗。