知識卡片一：【FPGA 基礎篇】開啟硬件編程之門

FPGA 的本質： FPGA（現場可編程門陣列）并非在運行軟件程序，而是在構建電路本身。用戶可以通過 Verilog/VHDL 等硬件描述語言，在芯片出廠后隨時重新配置其內部邏輯。

FPGA 的優勢： FPGA 最主要的優勢在于可重構和低延遲。與 CPU 的順序執行不同，FPGA 是真正的硬件級并行架構，實現納秒級響應和確定性的時延表現。

FPGA 基本結構： FPGA 由 CLB 邏輯單元（包含 LUT 查找表與觸發器）、可編程互連布線、I/O 及配置存儲組成。

FPGA 核心資源：

CLB（邏輯單元）： 由 LUT（查找表）和觸發器組成，是實現復雜邏輯的基礎。

硬核資源： 包含用于高速緩存的 Block RAM、進行高性能運算的 DSP 單元、以及管理時鐘的 PLL/MMCM、高速 Serdes 串行解串器。

*硬核資源的存在，使現代 FPGA 從"可編程邏輯"轉變為"可重構計算平臺"

SoC FPGA:

SoC FPGA 指 FPGA+ARM 處理器 的軟硬件協同架構。ARM 處理器運行Linux/RTOS，負責管理控制、協議棧、用戶界面，FPGA 負責高速數據處理，實現硬件加速、實時控制。SoC FPGA在嵌入式系統中非常常見，是FPGA發展的重要里程碑。

當前 FPGA 技術趨勢

當前高端 FPGA 配備超高速接口(SerDes/光收發器等)、HBM存儲、AI加速功能，已廣泛應用于數據中心和 AI 推理，其角色發生了根本性轉變。

FPGA 國內外廠商

國外巨頭： AMD Xilinx（行業開創者，生態最完善）；Intel FPGA（原 Altera，深度整合數據中心生態）；Lattice（低功耗專家）及 Microchip（航天級領導者）

國產力量： 紫光同創（Titan 系列）、安路科技（Phoenix 系列）、高云、復旦微等

國產特點： 政策驅動國產化替代，具備顯著的價格競爭力（低 30%-50%）及本地化中文支持

AMD 產品系列：

純邏輯板卡

Artix-7：低成本，低功耗

Kintex-7：性價比最優

Virtex-7：高端旗艦

Kintex ultrascale

Kintex ultrascale+

Virtex ultrascale+

Zynq 系列(SoC FPGA)

Zynq-7000(雙核ARM Cortex-A9)

Zynq UltraScale+(四核A53+雙核R5)

Zynq RFSoC(集成RF數據轉換器)

AMD 開發工具：

Vivado： 負責硬件綜合、布局布線及調試的專業級 IDE

Vitis： 統一的軟件開發平臺，支持更高級別的軟件編程與 AI 推理加速

IP Integrator： 通過圖形化界面快速集成官方與第三方 IP 核

FPGA 典型應用：

通信/工業/醫療

雷達與航空航天

AI 加速/數據中心

FPGA 開發"五步走"：

功能設計 → HDL 編碼 → 仿真驗證→ 綜合與實現 → 下載配置

SoC FPGA:

SoC FPGA 指 FPGA+ARM 處理器 的軟硬件協同架構。ARM 處理器運行Linux/RTOS，負責管理控制、協議棧、用戶界面，FPGA 負責高速數據處理，實現硬件加速、實時控制。SoC FPGA在嵌入式系統中非常常見，是FPGA發展的重要里程碑。

當前 FPGA 技術趨勢

當前高端 FPGA 配備超高速接口(SerDes/光收發器等)、HBM存儲、AI加速功能，已廣泛應用于數據中心和 AI 推理，其角色發生了根本性轉變。

知識卡片二：【ZYNQ 架構篇】雙劍合璧的異構計算

什么是 Zynq： 它將 PS（處理系統，通常是 ARM 處理器）與 PL（可編程邏輯，即 FPGA 部分）集成在單顆芯片上

ZYNQ 7000： 搭載雙核 ARM Cortex-A9

ZYNQ UltraScale+ MPSoC： 升級為多處理器架構，擁有負責應用的 APU（四核 A53）、負責實時控制的 RPU（雙核 R5F）以及 GPU 和視頻編解碼單元

ABMA總線： ZYNQ內部通信采用的是ABMA 總線架構，這是 ARM 定義的一套標準總線協議。支持多個Master(主設備)和多個Slave(從設備)，支持并行訪問。

電源域(Power Domain)：Zynq MPSoC被劃分為電源域：

LPD(低功耗域)

FPD(高性能域)

PL(FPGA邏輯)

BPD(電池域)

*不同模塊可以獨立供電/關閉，更加節能，可靠性更高，支持不同運行模式

PS時鐘系統： Zynq 內部有多個 PLL

LPD相關:

IOPLL→ 外設（UART / SPI）

RPLL → RPU

FPD相關:

APLL → APU（CPU）

DPLL → DDR

VPLL → 視頻接口

*不同模塊有獨立時鐘，可以獨立調頻，優化性能/功耗

PS-PL交互：

PL 訪問 PS: S_AXI_HP0_FPD
*常用于圖像處理/數據采集/AI加速

PS 訪問 PL: M_AXI_HPMx_FPD
*常用于控制寄存器/配置IP

低功耗路徑

S_AXI_LPD

M_AXI_HPM0_LPD

更多細節歡迎關注我們黑金云課堂全年免費直播課，我們將在每周二、三、四，同步推進 Verilog開發、Vitis開發、Linux開發 三大系列，帶你從零開始，穩扎穩打掌握 FPGA 開發全流程！

審核編輯 黃宇