80 MHz帶寬IF接收器AD6677：高性能與靈活性的完美結合

在當今的通信和電子設備領域，對于高性能、低功耗和小尺寸的中頻（IF）接收器的需求日益增長。Analog Devices的AD6677就是這樣一款出色的產品，它為多天線系統在電信應用中的應用提供了理想的解決方案。今天我們就來深入了解這款11位、250 MSPS的IF接收器。

文件下載：AD6677.pdf

一、產品特性亮點

1. 卓越的信號處理能力

AD6677具備出色的信號處理性能。在185 MHz AIN和250 MSPS的條件下，開啟噪聲整形重新量化器（NSR）并設置為33%時，信噪比（SNR）可達71.9 dBFS，無雜散動態范圍（SFDR）為87 dBc。這種高性能使得它能夠在復雜的信號環境中準確地捕捉和處理信號，為后續的數字處理提供高質量的數據。

2. 靈活的輸出模式與接口

它支持JESD204B Subclass 0或Subclass 1編碼的串行數字輸出，這種接口標準能夠實現高速、可靠的數據傳輸，減少了數據接口布線所需的電路板面積，同時也支持更小封裝的轉換器和邏輯器件。而且，其輸出數據直接路由到外部JESD204B串行輸出通道，采用電流模式邏輯（CML）電壓電平，僅需一個JESD204B通道配置（L = 1；F = 4），簡化了系統設計。

3. 低功耗設計

在250 MSPS的采樣率下，總功耗僅為435 mW，并且具有靈活的掉電選項，如待機模式和掉電模式，可根據實際需求顯著節省功耗。例如，待機功率為266 mW，掉電功率僅為9 mW，這對于需要長時間運行的設備來說至關重要。

4. 豐富的功能特性

• 具有整數1到8的輸入時鐘分頻器，可靈活調整采樣時鐘。
• 支持高達250 MSPS的采樣率和高達400 MHz的IF采樣頻率，適應不同的應用場景。
• 內置模數轉換器（ADC）電壓參考，簡化了設計過程。
• 靈活的模擬輸入范圍為1.4 V p - p至2.0 V p - p（標稱值1.75 V p - p），可適應不同的輸入信號強度。
• ADC時鐘占空比穩定器（DCS）可補償時鐘占空比的變化，確保轉換器保持出色的性能。
• 支持串行端口控制，方便進行配置和調試。

二、應用領域廣泛

1. 通信系統

• 在多樣性無線電和智能天線多輸入多輸出（MIMO）系統中，AD6677的高性能和多通道處理能力能夠滿足多天線信號接收和處理的需求，提高系統的通信質量和可靠性。
• 對于多模數字接收器（如3G系統中的TD - SCDMA、WiMAX、W - CDMA、CDMA2000、GSM、EDGE、LTE等），它可以靈活適應不同的通信標準和頻段，實現高效的信號接收和解調。

  2. I/Q解調系統與軟件無線電

  在I/Q解調系統中，AD6677能夠準確地將中頻信號轉換為數字I/Q信號，為后續的解調處理提供基礎。同時，它也適用于通用軟件無線電，為軟件定義的通信系統提供了靈活的硬件支持。

三、工作原理與架構

1. ADC架構

AD6677的ADC采用多級、差分流水線架構，并集成了輸出誤差校正邏輯。每一級流水線（除最后一級）由一個低分辨率閃存ADC、一個開關電容數模轉換器（DAC）和一個級間殘差放大器（MDAC）組成。最后一級則是一個閃存ADC。這種架構允許第一級處理新的輸入樣本，而其余級處理先前的樣本，采樣發生在時鐘的上升沿。輸入級包含一個差分采樣電路，可在差分或單端模式下進行交流或直流耦合，輸出級則對數據進行對齊、誤差校正并傳遞到輸出緩沖區。

2. 噪聲整形重新量化器（NSR）

NSR是AD6677的一個重要特性，它允許在奈奎斯特帶寬的一個子集中保持高于11位的SNR，而不影響接收器的諧波性能。NSR有22%和33%兩種帶寬模式可供選擇，通過SPI端口進行配置。在不同的帶寬模式下，可以通過設置6位調諧字來調整頻段的中心頻率，以適應不同的IF信號。

3. 數字輸出與JESD204B接口

數字輸出采用JESD204B標準，將ADC的并行數據組裝成幀，并使用8B/10B編碼和可選的加擾處理形成串行輸出數據。在數據傳輸過程中，通過特殊字符進行通道同步，并在數據幀和多幀邊界進行字符替換，以確保接收器能夠正確監測幀對齊。AD6677支持單通道或雙通道接口，通過配置寄存器可以設置各種JESD204B參數，如S、M、L、N等。

四、設計考慮因素

1. 模擬輸入

• 模擬輸入是一個差分開關電容電路，為了獲得最佳動態性能，需要匹配驅動VIN +和VIN -的源阻抗，并對輸入進行差分平衡。
• 在交流耦合應用中，需要外部提供偏置電壓，推薦將輸入配置為VCM = 0.5 × AVDD（即0.9 V），并使用VCM引腳的輸出設置輸入共模電壓。
• 可以在每個輸入串聯一個小電阻，以減少驅動源輸出級所需的峰值瞬態電流，并在輸入兩端并聯一個電容，提供動態充電電流。但在IF欠采樣應用中，需要減小并聯電容，以避免限制輸入帶寬。

  2. 時鐘輸入

  AD6677有差分奈奎斯特采樣時鐘輸入和RF時鐘輸入兩種選擇。對于奈奎斯特時鐘輸入，支持40 MHz至625 MHz的差分時鐘，輸入結構兼容多種邏輯系列輸入，如CMOS、LVDS和LVPECL。為了獲得最佳性能，建議使用差分信號驅動CLK +和CLK -引腳，并進行交流耦合。對于RF時鐘輸入，支持500 MHz至1.5 GHz的單端時鐘，輸入自偏置為0.9 V，通常進行交流耦合。同時，芯片內部包含一個輸入時鐘分頻器，可將奈奎斯特輸入時鐘除以1到8的整數，RF時鐘輸入先經過片上預分頻器除以4，再進入1到8的分頻器。

  3. 電源與散熱

• 建議使用兩個單獨的1.8 V電源，AVDD電源可以隔離，DVDD和DRVDD電源可以連接在一起，并使用約1 μH的隔離電感。或者將JESD204B PHY電源（DRVDD）和模擬（AVDD）電源連接在一起，為數字輸出（DVDD）使用單獨的電源。
• 在PCB設計中，要使用多個去耦電容覆蓋高頻和低頻，將這些電容放置在PCB的電源入口點附近，并盡量靠近器件引腳，減少走線長度。
• 必須將ADC底部的暴露焊盤連接到模擬地（AGND），以實現最佳的電氣和熱性能。在PCB上，將一個連續的、無阻焊層的銅平面與AD6677的暴露焊盤匹配，并通過多個過孔實現最低的電阻熱路徑，以利于散熱。

五、總結

AD6677作為一款高性能的IF接收器，憑借其卓越的信號處理能力、靈活的輸出模式、低功耗設計和豐富的功能特性，在通信和電子設備領域具有廣泛的應用前景。在設計過程中，工程師需要充分考慮模擬輸入、時鐘輸入、電源和散熱等因素，以確保其性能的充分發揮。你在使用類似的IF接收器時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。