AD6674：高性能385 MHz帶寬IF多樣性接收器的技術剖析

在當今的通信系統中，高性能的中頻（IF）接收器至關重要。AD6674作為一款385 MHz帶寬的混合信號IF接收器，憑借其卓越的性能和豐富的功能，在通信領域得到了廣泛應用。本文將對AD6674進行詳細的技術剖析，為電子工程師們提供全面的參考。

文件下載：AD6674.pdf

產品概述

AD6674集成了兩個14位、采樣率可達1.0 GSPS/750 MSPS/500 MSPS的模數轉換器（ADC），以及多個數字信號處理模塊，包括四個寬帶數字下變頻器（DDC）、噪聲整形再量化器（NSR）和可變動態范圍（VDR）監測模塊。它具備片上緩沖器和采樣保持電路，設計目標是支持高達2 GHz的寬帶模擬信號采樣，在小封裝內實現了寬輸入帶寬、高采樣率、出色的線性度和低功耗。

關鍵特性

• JESD204B接口：采用JESD204B（Subclass 1）編碼的串行數字輸出，提供高速數據傳輸能力。
• 優異的動態性能：在340 MHz頻率下，帶內無雜散動態范圍（SFDR）可達83 dBFS，信噪比（SNR）為66.7 dBFS。
• 低功耗設計：每個通道在750 MSPS采樣率下的總功耗僅為1.4 W（默認設置）。
• 靈活的輸入范圍：AD6674 - 750和AD6674 - 1000的輸入范圍為1.46 V p - p至1.94 V p - p（標稱值1.70 V p - p），AD6674 - 500為1.46 V p - p至2.06 V p - p（標稱值2.06 V p - p）。
• 多種功能模塊：具備噪聲整形再量化器（NSR）和可變動態范圍（VDR）功能，可根據不同應用需求進行靈活配置。
• 集成數字處理器：每個通道集成了兩個寬帶數字處理器，包括12位數控振蕩器（NCO）和多達四個級聯的半帶濾波器。

工作原理

ADC架構

AD6674的ADC采用多級、差分流水線架構，并集成了輸出誤差校正邏輯。輸入緩沖器為模擬輸入信號提供了終止阻抗，可通過SPI進行調整，默認值為400 Ω。輸入緩沖器優化了線性度、噪聲和功耗，減少了ADC的反沖。量化輸出在數字校正邏輯中組合成最終的16位結果，流水線架構允許第一級處理新的輸入樣本，而其余級處理先前的樣本，采樣發生在時鐘的上升沿。

模擬輸入考慮

模擬輸入采用差分緩沖器，內部共模電壓為2.05 V。時鐘信號交替切換輸入電路的采樣和保持模式，輸入信號源需在半個時鐘周期內為采樣電容充電并穩定。在輸入電路中串聯小電阻可減少驅動源輸出級的峰值瞬態電流，使用低Q電感或鐵氧體磁珠可降低模擬輸入的高差分電容，實現ADC的最大帶寬。對于不同頻率的應用，可采用不同的輸入配置，如差分變壓器耦合，以獲得最佳性能。

時鐘輸入考慮

為獲得最佳性能，建議使用差分信號驅動AD6674的采樣時鐘輸入（CLK +和CLK -），可通過變壓器或時鐘驅動器進行交流耦合。時鐘占空比通常需保持在5%的公差范圍內，若無法保證50%的占空比，可提供更高倍數的時鐘頻率，并通過內部時鐘分頻器進行調整。輸入時鐘分頻器可將Nyquist輸入時鐘除以1、2、4或8，分頻比可通過寄存器0x10B進行選擇，最大輸出頻率為1.0 GHz，CLK±輸入的最大頻率為4 GHz。

數字下變頻器（DDC）

AD6674包含四個數字下變頻器，用于濾波和降低輸出數據速率。每個DDC由頻率轉換級、濾波級、增益級和復數到實數轉換級組成，可獨立啟用和禁用，以提供所需的處理功能。DDC可配置為輸出實數數據或復數輸出數據，輸入和輸出的I/Q選擇可通過寄存器進行控制。

噪聲整形再量化器（NSR）

NSR功能可在Nyquist帶寬的子帶內保持高于9位的SNR，對接收器的諧波性能無影響。啟用NSR時，會額外引入3.0 dB的損耗，但不影響SNR性能。NSR提供兩種帶寬模式（21% BW模式和28% BW模式），可通過SPI進行獨立控制，中心頻率可通過設置寄存器進行調整。

可變動態范圍（VDR）

VDR數字處理模塊可在Nyquist帶寬的子帶內保持高達14位的動態范圍，在整個Nyquist帶寬內，始終提供至少9位的動態范圍。VDR可獨立控制每個通道，工作在復數或實數模式下，帶寬和模式可通過寄存器0x430進行選擇。當輸入信號違反定義的掩碼時，VDR會降低輸出分辨率，可通過設置寄存器將VDR懲罰位和/或VDR高低分辨率位插入輸出數據流作為控制位。

JESD204B接口

AD6674的數字輸出采用JEDEC標準No. JESD204B串行接口，可實現高達12.5 Gbps的鏈路速率。JESD204B數據傳輸塊將ADC的并行數據組裝成幀，并使用8B/10B編碼和可選的加擾形成串行輸出數據。鏈路建立過程包括代碼組同步（CGS）、初始車道對齊序列（ILAS）和用戶數據傳輸。物理層由高速電路組成，將并行數據轉換為一、二或四個高速差分串行數據通道。

性能指標

直流指標

AD6674的直流指標包括分辨率、精度、溫度漂移、內部電壓參考、模擬輸入和電源等方面。分辨率為14位，保證無丟失碼，偏移誤差、增益誤差等指標在不同溫度下具有良好的穩定性。內部電壓參考為1.0 V，可通過寄存器進行調整。模擬輸入的差分電壓范圍、共模電壓、輸入電容等參數也有明確的規定。電源方面，需要7個電源供電，包括AVDD1、AVDD2、AVDD3、AVDD1_SR、DVDD、DRVDD和SPIVDD。

交流指標

交流指標主要包括模擬輸入滿量程、噪聲密度、信噪比（SNR）、信噪失真比（SINAD）、有效位數（ENOB）、無雜散動態范圍（SFDR）、雙音互調失真（IMD）和串擾等。在不同頻率下，AD6674表現出良好的動態性能，如在340 MHz頻率下，SNR可達66.7 dBFS，SFDR可達83 dBFS。

數字指標

數字指標涉及時鐘輸入、系統參考輸入、邏輯輸入、邏輯輸出和數字輸出等方面。時鐘輸入要求LVDS/LVPECL邏輯電平，差分輸入電壓為600 - 1800 mV p - p。系統參考輸入和同步輸入也有相應的邏輯電平要求。數字輸出采用CML邏輯，差分輸出電壓為360 - 770 mV p - p。

應用信息

電源供應

AD6674需要7個電源供電，為了獲得最佳的功率效率和低噪聲性能，建議使用ADP2164和ADP2370開關穩壓器將3.3 V、5.0 V或12 V輸入軌轉換為中間軌（1.8 V和3.8 V），然后通過低噪聲、低壓差（LDO）穩壓器（ADP1741、ADM7172和ADP125）進行后調節。

散熱設計

為了實現AD6674的最佳電氣和熱性能，需要將ADC底部的暴露焊盤連接到接地層。在PCB上，應將連續的銅平面連接到暴露焊盤，并使用多個過孔以實現最低的電阻熱路徑，過孔應填充或堵塞。

訂購指南

AD6674提供多種型號，包括不同采樣率的版本（500 MSPS、750 MSPS和1000 MSPS），封裝形式為64引腳的LFCSP。此外，還提供了相應的評估板，可根據不同的應用需求進行選擇。

總結

AD6674作為一款高性能的385 MHz帶寬IF多樣性接收器，具有出色的動態性能、低功耗和靈活的配置選項。其豐富的功能模塊和先進的接口技術，使其在通信領域具有廣泛的應用前景。電子工程師們在設計通信系統時，可以充分利用AD6674的優勢，實現高效、可靠的信號處理。在實際應用中，需要根據具體需求合理配置各項參數，確保系統的性能達到最優。同時，注意電源供應和散熱設計等方面的問題，以保證AD6674的穩定運行。大家在使用過程中，是否遇到過一些特殊的應用場景需要對AD6674進行特殊配置呢？歡迎在評論區分享你的經驗和見解。