伦伦影院久久影视,天天操天天干天天射,ririsao久久精品一区 ,一本大道香蕉大久在红桃,999久久久免费精品国产色夜,色悠悠久久综合88,亚洲国产精品久久无套麻豆,亚洲香蕉毛片久久网站,一本一道久久综合狠狠老

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例

XILINX開發者社區 ? 來源:XILINX開發者社區 ? 2026-03-23 09:12 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD 工程師 Padmini Boreddy

一文看懂AMD Vivado2024.1 中 “AMD VersalCPM5 QDMA Gen4x8 ST Only Performance Design” CED 示例。

本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QDMA_Gen4x8_ST_Only_Performance_Design 并使用為 QDMA 提供的驅動程序來運行性能測試的步驟。這是 AMD Versal 自適應 SoC CPM QDMA 端點 (EP) 設計中可用的預設之一。

對于 PL PCIe IP,用戶可以使用“Open Example Design”選項來生成示例設計。

此示例設計對于 CPM5 PCIe 不適用;因此改為通過 AMD CED Store GitHub 倉庫提供示例設計。如需了解有關 AMD CED Store 的更多詳細信息,請訪問以下鏈接:

https://github.com/Xilinx/XilinxCEDStore

注釋:性能數據取決于硬件和軟件(系統調諧、使用的隊列數量等)。如果所得到的性能數據與您的預期不符,請聯系您的銷售代表或 AMD 技術支持。

生成 Versal 自適應 SoC CPM5 Gen4x8 QDMA 端點設計

步驟 1:啟動 Vivado,然后轉至“Tools -> Vivado Store”。

7c40a900-2383-11f1-90a1-92fbcf53809c.png

步驟 2:下載最新版本的目錄:

選擇“Example Designs-> PCIe -> Versal CPM QDMA EP Design”,然后單擊“Update”。

7c9d277a-2383-11f1-90a1-92fbcf53809c.png7cf80df2-2383-11f1-90a1-92fbcf53809c.png

步驟 3:從“Quick Start”頁面中選擇“Open Example Project”。

7d55e6ca-2383-11f1-90a1-92fbcf53809c.png

步驟 4:如下截屏所示,訪問 Versal CPM QDMA 端點設計:

7dad4ec4-2383-11f1-90a1-92fbcf53809c.png

步驟 5:根據所選開發板會自動選擇“CPM_Config”,針對 VCK190 會選中 CPM4,針對 VPK120 則選中 CPM5。選擇 Versal VPK120 評估平臺。

7e0dd79e-2383-11f1-90a1-92fbcf53809c.png

步驟 6:對于 CPM5_Preset,請選擇

CPM5_QDMA_Gen4x8_ST_Only_Performance_Design。

這是含“Streaming”選項的 Versal CPM5 Gen4x8 QDMA 端點設計。其中已啟用 4PF、240VF 和 SRIOV。

7e65f83e-2383-11f1-90a1-92fbcf53809c.png

步驟 7:復查“Project Summary”,確認所選部件和產品家族正確。

7ec3e6e2-2383-11f1-90a1-92fbcf53809c.png

示例設計架構

在其他正常工作的示例設計中,用戶邏輯功能要求在用戶邏輯專用寄存器中配置包數、包長度和隊列 ID,并且需要通過配置特定寄存器來觸發包生成。

如需了解更多詳情,請參閱本文:運行 Versal 自適應 SoC CPM5 PCIE Gen4x8 QDMA CED 示例設計 :

https://adaptivesupport.amd.com/s/article/000034687?language=zh_CN

ST 性能參考設計包含僅限 AXI4-Stream 的包生成器(適用于 C2H 方向),以及同時適用于 C2H 方向和 H2C 方向的性能測量工具。當存在可用描述符時,該參考設計會生成已知的數據模式(時間戳),并在 C2H 方向上發送用戶指定的包長度。此數據模式可由 dma-perf 應用環回到 H2C 方向,并進行性能測量。

以下截屏顯示了 CED 的“Sources”層級。cpm_pcie_qdma_ep_wrapper 模塊框圖包括 cpm_pcie_bridge_ep 塊、用于 AXI4-Stream 模式生成器和檢查器邏輯的用戶控制邏輯,以及實現 C2H 和 H2C 性能計數器邏輯的 axi_st_module。

7f1ecbc0-2383-11f1-90a1-92fbcf53809c.png

以下是“cpm_pcie_qdma_ep.bd”的模塊框圖:

7f7f4d4c-2383-11f1-90a1-92fbcf53809c.png

CPM5 配置

生成的 Versal CPM5 QDMA Gen4x8 ST Only Performance Design 配置如下:

Gen4x8 DMA 模式

PCIE 控制器 1 配置為含 AXI4-Stream 接口的 QDMA

啟用 4PF、240VF 和 SRIOV

內部模式

注釋:在此 CED 的 2023.2 及更低版本中,VF 的地址映射存在已知問題。

這在 2024.1 版中已得到修復。如果使用 2023.2 或更低版本,需要使用下圖所示的數值更新“PCIe : BARs”選項卡和“SRIOV VF BARs”選項卡,以便在 VF 器件上執行 C2H 和 H2C 傳輸事務。

7fd70514-2383-11f1-90a1-92fbcf53809c.png

8033d960-2383-11f1-90a1-92fbcf53809c.png

808bc8b4-2383-11f1-90a1-92fbcf53809c.png

80ee9a48-2383-11f1-90a1-92fbcf53809c.png

81466250-2383-11f1-90a1-92fbcf53809c.png

81a3127a-2383-11f1-90a1-92fbcf53809c.png

81fbc672-2383-11f1-90a1-92fbcf53809c.png

8258e190-2383-11f1-90a1-92fbcf53809c.png

82ac97cc-2383-11f1-90a1-92fbcf53809c.png

PS PMC 配置

830ccd7c-2383-11f1-90a1-92fbcf53809c.png

8367102a-2383-11f1-90a1-92fbcf53809c.png

硬件測試

更新 CPM5 IP 配置(如上所述)后,保存設計,然后單擊“Generate Device Image”。

將 VPK120 評估板連接到主機 PC。

使用 CED 生成的 PDI 文件對 FPGA 進行燒錄。

重新啟動主機 PC。

使用“lspci”命令檢查端點器件檢測情況。

83c5c07a-2383-11f1-90a1-92fbcf53809c.png

QDMA 驅動程序安裝

運行以下命令。如需了解更多詳情,請參閱:

https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/build.html

841eca94-2383-11f1-90a1-92fbcf53809c.png

使用 dma-ctl 列出系統中可用的功能,請參閱:

https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/dmactl.html#device-management-commands

dma-ctl dev list

847e54b4-2383-11f1-90a1-92fbcf53809c.png

SOLUTIPF 上的傳輸事務

隊列分配

84d5f048-2383-11f1-90a1-92fbcf53809c.png


如需了解更多信息,請參閱:
https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/userguide.html#allocate-the-queues-to-a-function

8536c3d2-2383-11f1-90a1-92fbcf53809c.png

為 C2H 串流模式測試添加和啟動隊列

如需了解更多信息,請參閱:

https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/dmactl.html#add-a-queue


https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/dmactl.html#start-a-queue

8590a6b8-2383-11f1-90a1-92fbcf53809c.png

85eca602-2383-11f1-90a1-92fbcf53809c.png

運行不同傳輸大小的串流模式 C2H(從設備發出 DMA )測試

如需了解更多信息,請參閱:
https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/dma_from_device.html


與 CPM QDMA 端點功能測試設計不同,用戶無需配置任何寄存器即可初始化數據傳輸。CED 的 `user_control` 模塊會在內部產生報文。

8648ecf0-2383-11f1-90a1-92fbcf53809c.png

為 H2C 串流模式測試添加和啟動隊列

如需了解更多信息,請參閱:
https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/dmactl.html#add-a-queue


https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/dmactl.html#start-a-queue

86a5d244-2383-11f1-90a1-92fbcf53809c.png

86fe41a4-2383-11f1-90a1-92fbcf53809c.png

運行不同傳輸大小的串流模式 H2C(DMA 到設備)測試

如需了解更多信息,請參閱 :

https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/dma_to_device.html

877cc150-2383-11f1-90a1-92fbcf53809c.png

運行 dma-perf 應用

“dma-perf”是一款定制工具,用于收集單向和雙向流量的性能指標。

可使用“fio”等標準 I/O 工具,通過字符設備接口執行 I/O 操作。但是,大多數工具僅限于每次發送或接收 1 個包,并等待該包處理完成,因此無法使驅動程序或硬件保持足夠繁忙以進行性能測量。盡管 fio 也支持異步接口,但它不會在并行輪詢完成的同時持續提交 I/O 請求。

“dma-perf”工具會利用 libaio 庫提供的異步功能。通過使用 libaio,應用程序可向驅動程序提交 I/O 請求,驅動程序會立即將控制權返回給調用方(即,非阻塞)。完成通知是單獨發送的,因此應用程序隨后即可輪詢完成情況,并在收到完成通知后釋放緩沖區。


如需了解有關 dma-perf 工具的更多信息,請參閱 QDMA Linux 內核參考驅動程序用戶指南,本指南托管于:

https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/dmaperf.html

用于串流模式測試的 dma-perf 配置文件包含在 Linux 參考內核驅動程序源文件內,這些源文件托管于https://github.com/Xilinx/dma_ip_drivers的 QDMA/linux-kernel/apps/dma-perf/dmaperf_config 目錄下:

C2H 單向:st-c2h-pfetch1.zip

H2C 單向:st-h2c.zip

C2H 和 H2C 雙向:st-bi.zip

測試用例 - 1:bi_st_1_1_pfetch-cmptsz1_4096.txt

作為 dma-perf 工具輸入的配置文件為測試設置了以下標志:

隊列的模式和方向 - 串流,雙向

PCI 總線:61,器件 - 00,功能 - 0 (PF),每個方向單個隊列 (q_range) - 0 : 0

包數 - 64,每個包大小 - 4096 字節

87d72a78-2383-11f1-90a1-92fbcf53809c.png

使用以下命令搭配 bi_st_1_1_pfetch-cmptsz1_4096.txt 配置執行 dma-perf 測試:

8833bb9e-2383-11f1-90a1-92fbcf53809c.png

qdma-perf 工具負責:

以 H2C 方向的 idx 0 添加和啟動 1 個隊列

以 C2H 方向的 idx 0 添加和啟動 1 個隊列

C2H 和 H2C 數據傳輸

停止并刪除已添加的 C2H 和 H2C 隊列

收集并顯示寫入 (H2C) 和讀取 (C2H) 性能結果

測試用例 - 2:bi_st_1_4_pfetch-cmptsz1_4096.txt

作為 dma-perf 工具輸入的配置文件為測試設置了以下標志:

隊列的模式和方向 - 串流,雙向

PCI 總線:61,器件 - 00,功能 - 0 (PF),每個方向 4 個隊列 (q_range) - 0 : 3

包數 - 64,每個包大小 - 4096 字節

888b0d7c-2383-11f1-90a1-92fbcf53809c.png

使用以下命令搭配 bi_st_1_4_pfetch-cmptsz1_4096.txt 配置執行 dma-perf 測試:

88e7fc62-2383-11f1-90a1-92fbcf53809c.png

qdma-perf 工具負責:

以 H2C 方向的 idx 0-3 添加和啟動 4 個隊列

以 C2H 方向的 idx 0-3 添加和啟動 4 個隊列

C2H 和 H2C 數據傳輸

停止并刪除已添加的 C2H 和 H2C 隊列

收集并顯示寫入 (H2C) 和讀取 (C2H) 性能結果

VF 上的傳輸事務

啟用 VF 器件

以下命令顯示了為 1 個 PF 器件 (BDF: 61:00.0) 啟用 2 個 VF 的操作:

893fcf3c-2383-11f1-90a1-92fbcf53809c.png

以下命令列出了這些 PF 器件和 VF 器件:

89a0a7da-2383-11f1-90a1-92fbcf53809c.png

如需了解更多信息,請參閱:
https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/userguide.html#instantiate-the-virtual-functions

89fc6034-2383-11f1-90a1-92fbcf53809c.png

lspci 命令列出了啟用的 PF 器件和 VF 器件,如下所示:

8a5fbe86-2383-11f1-90a1-92fbcf53809c.png

預留 VF 的隊列

8ab811a8-2383-11f1-90a1-92fbcf53809c.png

“dma-ctl dev list”給出了預留的隊列的數量。

如需了解更多信息,請參閱:
https://xilinx.github.io/dma_ip_drivers/master/QDMA/linux-kernel/html/userguide.html#reserve-the-queues-for-vfs

8b14eea0-2383-11f1-90a1-92fbcf53809c.png

在 VF 上添加和啟動雙向隊列以執行 C2H 和 H2C 串流模式測試

8b695ad0-2383-11f1-90a1-92fbcf53809c.png

8bc72bba-2383-11f1-90a1-92fbcf53809c.png

運行包大小為 64 字節的 C2H 和 H2C 測試

8c2855c0-2383-11f1-90a1-92fbcf53809c.png

在 VF 器件上運行 dma-perf 應用

作為 dma-perf 工具輸入的配置文件 vf_bi_st_1_1_pfetch-cmptsz1_4096.txt 為測試設置了以下標志:

隊列的模式和方向 - 串流,雙向

PCI 總線:61,器件 - 02,功能 - 0 (VF),每個方向單個隊列 (q_range) - 0 : 0

vf_perf = 1

包數 - 64,每個包大小 - 4096 字節

8c84cb5c-2383-11f1-90a1-92fbcf53809c.png

使用以下命令搭配 vf_bi_st_1_1_pfetch-cmptsz1_4096.txt 配置執行 dma-perf 測試:

8cd91f90-2383-11f1-90a1-92fbcf53809c.png

qdma-perf 工具負責:

以 H2C 方向的 idx 0 添加和啟動 1 個隊列

以 C2H 方向的 idx 0 添加和啟動 1 個隊列

C2H 和 H2C 數據傳輸

停止并刪除已添加的 C2H 和 H2C 隊列

收集并顯示寫入 (H2C) 和讀取 (C2H) 性能結果

AMD 自適應 SoC 及 FPGA 中文技術支持社區

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • amd
    amd
    +關注

    關注

    25

    文章

    5698

    瀏覽量

    140263
  • soc
    soc
    +關注

    關注

    40

    文章

    4606

    瀏覽量

    229718
  • 驅動程序
    +關注

    關注

    19

    文章

    872

    瀏覽量

    50650
  • Vivado
    +關注

    關注

    19

    文章

    859

    瀏覽量

    71300

原文標題:開發者分享 | AMD Vivado? 2024.1 中 “AMD Versal? CPM5 QDMA Gen4x8 ST Only Performance Design” CED 示例

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發者社區】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    基于AMD Versal器件實現PCIe5 DMA功能

    VersalAMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統中的CPM PCIe也較上一代MPSoC PS硬核PCIe單元強大得多。本節將基于AMD
    的頭像 發表于 06-19 09:44 ?1952次閱讀
    基于<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>器件實現PCIe<b class='flag-5'>5</b> DMA功能

    AMD Versal系列CIPS IP核建立示例工程

    接著上一篇“AMD Versal系列CIPS IP核介紹”文章來進一步講解如何來建立CIPS IP核示例工程。
    的頭像 發表于 12-05 13:34 ?1711次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>系列CIPS IP核建立<b class='flag-5'>示例</b>工程

    AMD】Physical Design Engineer

    AMD超威半導體上海研發中心招聘 Physical Design Engineer,請有意向者將簡歷發送到 Cherry.Zhang@amd.com 以及
    發表于 02-28 17:24

    AMD熱招 Physical Design Engineer

    AMD超威半導體上海研發中心招聘 Physical Design Engineer,請有意向者將簡歷發送到 Cherry.Zhang@amd.com 以及
    發表于 02-28 17:27

    AMD】Physical Design Engineer

    scale ASIC chip physical design4. Knowledgeable in all aspects of deep submicron ASIC design flow5
    發表于 03-13 16:45

    AMD熱招 Physical Design Engineer

    with 6+ years or Bachelor with 8+ years of industrial experience in ASIC design2. 5+ years or more
    發表于 05-03 10:17

    AMD社招】Physical Design Engineer

    : 1. MSEE with 6+ years or Bachelor with 8+ years of industrial experience in ASIC design 2. 5
    發表于 06-06 17:46

    利用設計網關的 IP 內核在 Xilinx VCK190 評估套件上加速人工智能應用

    6.Figure 6: Performance comparison of NVMe PCIe Gen3 and Gen4 SSD with Design Gateway's NVM
    發表于 11-25 16:29

    PCIe Gen 4/5協議故障注入

    提供針對PCIe Gen 4Gen 5各種接口的測試插卡和模塊,包括U.2, U.3, M.2, AIC (x8
    的頭像 發表于 10-16 11:11 ?5533次閱讀

    Versal CPM AXI Bridge模式的地址轉換

    ,其 CIPS 內使用的是 CPM4。雖然 CPM5CPM4 的地址轉換參數都可以在界面中配置,但是 CPM5CPM4 地址轉換
    的頭像 發表于 05-10 09:47 ?3533次閱讀
    <b class='flag-5'>Versal</b> <b class='flag-5'>CPM</b> AXI Bridge模式的地址轉換

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設計CED示例

    本文可讓開發者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM
    的頭像 發表于 05-10 09:39 ?1828次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? Adaptive SoC <b class='flag-5'>CPM</b> PCIE PIO EP設計<b class='flag-5'>CED</b><b class='flag-5'>示例</b>

    AMD Versal自適應SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

    本文將從硬件設計和驅動使用兩個方面介紹基于 CPM5 QDMAAMD Versal 自適應 SoC 的 Tandem 設計和啟動流程。
    的頭像 發表于 09-18 10:07 ?2872次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>自適應SoC <b class='flag-5'>CPM5</b> <b class='flag-5'>QDMA</b>的Tandem PCIe啟動流程介紹

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應 SoC 平臺旨在面向各種工作負載提供最高水平系統加速。第二代
    的頭像 發表于 11-13 09:27 ?1733次閱讀

    AMD推出了Versal Premium Series Gen 2,這是業界第一個支持CXL 3.1和PCIe Gen6的FPGA平臺。

    AMD推出了Versal Premium Series Gen 2,這是業界第一個支持CXL 3.1和PCIe Gen6的FPGA平臺。 ? AMD
    的頭像 發表于 11-21 15:59 ?2255次閱讀
    <b class='flag-5'>AMD</b>推出了<b class='flag-5'>Versal</b> Premium Series <b class='flag-5'>Gen</b> 2,這是業界第一個支持CXL 3.1和PCIe <b class='flag-5'>Gen</b>6的FPGA平臺。

    AMD Power Design Manager 2025.1現已推出

    AMD Power Design Manager 2025.1 版(PDM)現已推出——增加了對第二代 AMD Versal AI Edge 和 第二代
    的頭像 發表于 07-09 14:33 ?1306次閱讀