AD9522-2：高性能時鐘發生器的深度剖析

在電子設計領域，時鐘發生器是確保系統穩定運行的關鍵組件。今天，我們聚焦于Analog Devices的AD9522-2，一款具備12路LVDS/24路CMOS輸出的時鐘發生器，深入探討其特性、工作原理及應用。

文件下載：AD9522-2.pdf

1. 產品特性概覽

1.1 低相位噪聲與高性能PLL

AD9522-2擁有低相位噪聲的鎖相環（PLL），片上壓控振蕩器（VCO）的調諧范圍為2.02 GHz至2.335 GHz，同時支持外部3.3 V/5 V的VCO/VCXO，最高可達2.4 GHz。這使得它在頻率合成和時鐘分配方面表現出色，能夠滿足多種應用場景的需求。

1.2 靈活的參考輸入

該器件提供1個差分或2個單端參考輸入，可接受CMOS、LVPECL或LVDS參考信號，頻率范圍高達250 MHz，還能接受16.62 MHz至33.3 MHz的晶體作為參考輸入，并且具備可選的參考時鐘倍頻器和參考監控功能。

1.3 豐富的輸出配置

它具備12路800 MHz的LVDS輸出，分為4組，每組3路，每個組都有1至32的分頻器和相位延遲功能。此外，每個LVDS輸出還可配置為2路CMOS輸出（適用于輸出頻率 ≤ 250 MHz），輸出抖動低至242 fs rms，通道間的偏斜小于60 ps。

1.4 其他特性

AD9522-2還支持參考自動和手動切換/保持模式，切換過程無毛刺，能自動從保持模式恢復。同時，它提供數字或模擬鎖檢測功能，可選零延遲操作，具備SPI和I2C兼容的串行控制端口，內置非易失性EEPROM可存儲配置設置。

2. 工作模式詳解

2.1 模式0：內部VCO和時鐘分配

當使用內部VCO和PLL時，通常需要使用VCO分頻器，以確保通道分頻器的輸入頻率不超過其指定的最大頻率。內部PLL使用外部環路濾波器來設置環路帶寬和保證環路穩定性，同時需要對VCO進行校準以確保最佳性能。

2.2 模式1：時鐘分配或外部VCO < 1600 MHz

當外部時鐘源或外部VCO/VCXO的頻率小于1600 MHz時，可以采用繞過VCO分頻器的配置。在使用內部PLL與外部VCO時，PLL必須開啟，并需要連接外部環路濾波器。

2.3 模式2：高頻時鐘分配 - CLK或外部VCO > 1600 MHz

該模式下，AD9522的上電默認配置是PLL斷電，輸入信號通過VCO分頻器連接到分配部分。此模式允許外部輸入高達2400 MHz的信號，但在到達通道分頻器之前需要進行分頻。

3. 關鍵組件分析

3.1 鎖相環（PLL）

AD9522-2的PLL可與片上VCO或外部VCO/VCXO配合使用，需要外部環路濾波器來確定環路帶寬和穩定性。PLL的配置非常靈活，可通過可編程寄存器設置和外部環路濾波器的設計來適應不同的參考頻率、PFD比較頻率、VCO頻率等。

3.2 鑒相器（PFD）

PFD接收R分頻器和N分頻器的輸入，產生與它們之間相位和頻率差成比例的輸出。它包含可編程延遲元件，用于控制反沖脈沖寬度，以確保PFD傳輸函數無死區，減少相位噪聲和參考雜散。

3.3 電荷泵（CP）

CP由PFD控制，根據PFD的監測結果對積分節點進行充電或放電，將積分和濾波后的電流轉換為電壓，驅動內部VCO的調諧節點。CP的電流可編程，可設置為高阻抗、正常操作、泵升或泵降模式。

3.4 片上VCO

片上VCO的頻率范圍為2.02 GHz至2.335 GHz，需要進行校準以確保在不同工藝和溫度下正常工作。VCO由片上低壓差線性穩壓器供電，BYPASS引腳需連接220 nF電容以確保穩定性。

3.5 參考輸入

AD9522-2的PLL參考輸入電路靈活，支持全差分輸入、兩個單端輸入或16.62 MHz至33.33 MHz的晶體振蕩器。可選的參考時鐘倍頻器可將PLL參考頻率加倍，輸入頻率范圍在表中明確規定。

3.6 參考切換

該器件支持雙單端CMOS輸入和單差分參考輸入，在雙單端參考模式下，支持自動恢復和手動PLL參考時鐘切換，可實現低至10 ppm的輸出頻率干擾。

3.7 分頻器

參考分頻器R和VCO/VCXO反饋分頻器N（由預分頻器P和計數器A、B組成）可通過寄存器設置，實現不同的分頻比。預分頻器有固定分頻（FD）和雙模（DM）兩種工作模式，可根據需要選擇。

3.8 鎖檢測

AD9522-2提供數字鎖檢測（DLD）、模擬鎖檢測（ALD）和電流源數字鎖檢測（CSDLD）三種鎖檢測功能，可通過寄存器設置和外部電路實現準確的鎖檢測。

3.9 保持模式

PLL具備保持模式，當參考時鐘丟失時，可將電荷泵置于高阻抗狀態，使VCO保持相對恒定的頻率。保持模式分為外部/手動和自動/內部兩種，可通過寄存器設置啟用。

3.10 VCO校準

片上VCO必須進行校準，可在上電時自動校準或手動校準。校準過程由校準控制器控制，需要PLL正確設置并存在穩定的REFIN時鐘。

3.11 零延遲操作

AD9522-2有內部和外部兩種零延遲模式，可將輸出時鐘的相位與外部PLL參考輸入的相位對齊。在零延遲模式下，需要注意輸出頻率的選擇，以確保輸入/輸出相位關系的準確性。

3.12 時鐘分配

時鐘通道由3路LVDS時鐘輸出或6路CMOS時鐘輸出組成，每個通道有可編程的分頻器，可實現1至32的分頻。VCO分頻器可將VCO輸出或外部CLK輸入進行分頻，以滿足不同的頻率需求。

3.13 同步功能

時鐘輸出可通過SYNC引腳或寄存器設置進行同步，同步操作可使輸出進入預設的靜態狀態，釋放SYNC信號后，輸出將按照預設條件繼續時鐘操作。

3.14 輸出驅動

輸出驅動可配置為LVDS差分輸出或CMOS單端輸出，LVDS輸出的極性和電流可設置，CMOS輸出可單獨控制開關和極性。

3.15 復位和掉電模式

AD9522-2支持上電復位、硬件復位、軟件復位和軟復位到EEPROM設置等多種復位模式，以及芯片掉電、PLL掉電、分配部分掉電、單個時鐘輸出掉電和單個時鐘通道掉電等多種掉電模式。

3.16 串行控制端口

串行控制端口兼容SPI和I2C協議，可通過SP1和SP0引腳選擇通信接口。SPI模式支持單字節或多字節傳輸，I2C模式支持標準模式和快速模式。

3.17 EEPROM操作

內部EEPROM可用于存儲用戶定義的寄存器設置，在上電或復位時加載。用戶可通過串行端口對EEPROM進行編程和讀取操作，編程過程需要設置相關寄存器并執行IO_UPDATE操作。

4. 應用信息

4.1 頻率規劃

在使用AD9522進行頻率規劃時，需要考慮參考分頻器、反饋分頻器、VCO分頻器和通道分頻器的設置。選擇合適的VCO頻率和電荷泵電流，可優化PLL的性能。ADIsimCLK是一個強大的PLL建模工具，可幫助確定最佳的環路濾波器。

4.2 ADC時鐘應用

高速ADC對采樣時鐘的質量非常敏感，AD9522的低抖動輸出可滿足ADC的時鐘要求。其LVDS差分輸出可提供更好的抗噪性能，提高轉換器的SNR。

4.3 LVDS時鐘分配

LVDS是一種差分輸出選項，使用電流模式輸出級，輸出符合ANSI/TIA/EIA-644規范。推薦的LVDS輸出端接電路可確保信號的穩定傳輸。

4.4 CMOS時鐘分配

AD9522的輸出驅動可配置為CMOS驅動，在單端CMOS時鐘分配時，需要注意點對點連接、源端串聯端接和遠端端接等問題，以確保信號的完整性。

5. 總結

AD9522-2是一款功能強大、性能卓越的時鐘發生器，具有低相位噪聲、靈活的參考輸入和輸出配置、多種工作模式和豐富的控制功能。在設計過程中，工程師需要根據具體應用需求，合理配置PLL、分頻器、輸出驅動等組件，以實現最佳的系統性能。同時，要注意VCO校準、零延遲操作、同步功能等關鍵環節，確保系統的穩定性和可靠性。希望本文能為電子工程師在使用AD9522-2進行設計時提供有價值的參考。你在使用這款時鐘發生器時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。