在工業(yè)控制、科學實驗等分布式系統(tǒng)中，時鐘同步與精準事件處理都是非常有必要的，這款專為 WR 網(wǎng)絡(luò)打造，憑借亞納秒級時鐘同步精度、FPGA 架構(gòu)和多接口適配設(shè)計，實現(xiàn)精準的事件觸發(fā)與信號時間戳記錄。

01前言

WREN 作為 WR 網(wǎng)絡(luò)的終端節(jié)點，接入 WR 交換機構(gòu)建的同步網(wǎng)絡(luò)后，能充分發(fā)揮 WR 協(xié)議的同步優(yōu)勢，在分布式系統(tǒng)中精準產(chǎn)生或接收觸發(fā)信號。硬件基于 Xilinx/AMD Zynq UltraScale+ SoC 打造，標配 FPGA 可編程架構(gòu)。

項目地址（閱讀原文獲取源文件）：

https://p.eda.cn/d-1338458441282224128

02功能 & 亮點

亞納秒級時鐘同步：適配 White Rabbit 協(xié)議，接入 WR 同步網(wǎng)絡(luò)后實現(xiàn)亞納秒級時鐘同步

雙向高精度事件處理：支持在預(yù)定義精確時間點生成TTL 物理觸發(fā)脈沖，也可對外部輸入的觸發(fā)信號進行高精度時間戳記錄，收、發(fā)雙向兼顧

WR 同步硬件模塊：集成 1G WR 專用電路，搭配 SFP 收發(fā)器實現(xiàn)時鐘同步與數(shù)據(jù)恢復(fù)；板載 U.FL 連接器，可輸出 WR 主時鐘、PPS 秒脈沖、ABSCAL 絕對校準時鐘

專業(yè)級調(diào)試與啟動：支持 JTAG、QSPI 雙啟動方式，適配開發(fā)調(diào)試與現(xiàn)場穩(wěn)定運行場景；配備 PS-UART micro-USB 調(diào)試口、JTAG 連接器，方便固件燒錄、硬件調(diào)試與故障排查

03硬件設(shè)計方案

04原理圖&PCB

閱讀原文可獲取設(shè)計文件

05開源資料

想了解更多開源項目的小伙伴去華秋開源硬件社區(qū)查看！歡迎大家來復(fù)刻，有商業(yè)訴求的，請聯(lián)系項目的作者。

開源地址：

https://p.eda.cn/d-1338458441282224128

如果對復(fù)刻過程感興趣，記得去開源平臺為項目點個Star哦！

06結(jié)語

亞納秒級時鐘同步與 Xilinx Zynq UltraScale+ FPGA 的可編程性完美結(jié)合，既實現(xiàn)了精準的事件觸發(fā)、外部信號時間戳記錄，又通過多接口版本、還有豐富的 IO 與同步拓展設(shè)計，看到這里是不是已經(jīng)按捺不住動手的沖動啦？別猶豫！平臺復(fù)刻完全不用費心找小眾零件，核心器件都能輕松買到。