在工業控制、科學實驗等分布式系統中，時鐘同步與精準事件處理都是非常有必要的，這款專為 WR 網絡打造，憑借亞納秒級時鐘同步精度、FPGA 架構和多接口適配設計，實現精準的事件觸發與信號時間戳記錄。

01前言

WREN 作為 WR 網絡的終端節點，接入 WR 交換機構建的同步網絡后，能充分發揮 WR 協議的同步優勢，在分布式系統中精準產生或接收觸發信號。硬件基于 Xilinx/AMD Zynq UltraScale+ SoC 打造，標配 FPGA 可編程架構。

項目地址（閱讀原文獲取源文件）：

https://p.eda.cn/d-1338458441282224128

02功能 & 亮點

亞納秒級時鐘同步：適配 White Rabbit 協議，接入 WR 同步網絡后實現亞納秒級時鐘同步

雙向高精度事件處理：支持在預定義精確時間點生成TTL 物理觸發脈沖，也可對外部輸入的觸發信號進行高精度時間戳記錄，收、發雙向兼顧

WR 同步硬件模塊：集成 1G WR 專用電路，搭配 SFP 收發器實現時鐘同步與數據恢復；板載 U.FL 連接器，可輸出 WR 主時鐘、PPS 秒脈沖、ABSCAL 絕對校準時鐘

專業級調試與啟動：支持 JTAG、QSPI 雙啟動方式，適配開發調試與現場穩定運行場景；配備 PS-UART micro-USB 調試口、JTAG 連接器，方便固件燒錄、硬件調試與故障排查

03硬件設計方案

04原理圖&PCB

閱讀原文可獲取設計文件

05開源資料

想了解更多開源項目的小伙伴去華秋開源硬件社區查看！歡迎大家來復刻，有商業訴求的，請聯系項目的作者。

開源地址：

https://p.eda.cn/d-1338458441282224128

如果對復刻過程感興趣，記得去開源平臺為項目點個Star哦！

06結語

亞納秒級時鐘同步與 Xilinx Zynq UltraScale+ FPGA 的可編程性完美結合，既實現了精準的事件觸發、外部信號時間戳記錄，又通過多接口版本、還有豐富的 IO 與同步拓展設計，看到這里是不是已經按捺不住動手的沖動啦？別猶豫！平臺復刻完全不用費心找小眾零件，核心器件都能輕松買到。