更統(tǒng)一的架構(gòu)、更靈活的總線、更簡(jiǎn)潔的配置——智多晶MCU硬核IP全面升級(jí)

隨著嵌入式系統(tǒng)復(fù)雜度不斷提升，FPGA內(nèi)置MCU硬核已成為主流方案。智多晶針對(duì)SA5Z-30和SA5Z-50系列芯片的MCU IP進(jìn)行了重大升級(jí)，不僅在底層架構(gòu)上實(shí)現(xiàn)了突破，更在易用性和擴(kuò)展性上帶來(lái)了顯著提升。本文將為您詳細(xì)介紹Cortex-M3（CM3）與STAR Processor的最新特性。

一、架構(gòu)重組

CM3和STAR的IP做了整合，在接口上統(tǒng)一了命名，可有效提高代碼復(fù)用以及移植效率。

二、配置界面優(yōu)化

1、單一時(shí)鐘輸入，單一復(fù)位輸入，省去之前的時(shí)鐘源選擇與復(fù)位勾選。

2、GPIO與外設(shè)配置革新，除2個(gè)必要勾選項(xiàng)外，全部通過(guò)表格按鍵完成配置，支持橫向與縱向按鍵操作，符合不同工程師的操作習(xí)慣，同時(shí)合并ADC模塊，使用MCU的ADC功能時(shí)無(wú)需再單獨(dú)例化。

3、優(yōu)化界面描述，如QSPI的ADDRSEL選項(xiàng)從抽象的"TRUE/FALSE"改為直觀的"24bits/32bits"），降低配置出錯(cuò)概率。

三、總線支持

新版IP在總線接口方面作了擴(kuò)展，現(xiàn)支持AHB、APB、AXI-full、AXI-lite四種主流協(xié)議，AHB與APB接口支持?jǐn)U展至16個(gè)，AXI接口支持互聯(lián)模式，可靈活配置接口數(shù)量。支持總線跨時(shí)鐘域處理能力，解決FPGA邏輯與MCU核心不同時(shí)鐘域的數(shù)據(jù)同步難題。

四、豐富的Demo生態(tài)

為加速用戶上手，智多晶同步推出了21個(gè)參考Demo（2025年11月初的HQ版本已支持范例工程輸出，并持續(xù)更新），涵蓋從基礎(chǔ)外設(shè)到復(fù)雜總線擴(kuò)展的大部分場(chǎng)景。