深度解析IWR1843：76 - 81GHz FMCW毫米波傳感器的卓越之選

在工業應用領域，毫米波傳感器正發揮著日益重要的作用。德州儀器（TI）的IWR1843作為一款單芯片76 - 81GHz FMCW毫米波傳感器，憑借其豐富的功能和出色的性能，成為了眾多工程師的首選。本文將對IWR1843進行全面深入的剖析，為電子工程師們在設計應用中提供有益的參考。

文件下載：iwr1843.pdf

一、產品特性概覽

（一）集成與性能

IWR1843采用FMCW收發器架構，集成了PLL、發射器、接收器、基帶和ADC等模塊，實現了高度的集成化。其覆蓋76 - 81GHz頻段，擁有4GHz可用帶寬，能夠提供高精度的探測能力。四個接收通道和三個發射通道的設計，為雷達系統的性能提升提供了硬件基礎。同時，基于分數N PLL的超精確線性調頻引擎，確保了信號的精確生成和處理。

（二）處理與控制

芯片內置了基于Arm Cortex - R4F的無線電控制系統，具備內置固件，能夠實現自我校準，確保在不同工藝和溫度條件下的穩定運行。C674x DSP則專門用于FMCW信號處理，擁有2MB的片上內存，為復雜的算法實現提供了充足的資源。而Cortex - R4F微控制器則負責目標跟蹤、分類以及接口控制等功能，支持自主模式，可從QSPI閃存中加載用戶應用程序。

（三）接口與安全

該芯片集成了豐富的外設，包括具有ECC的內部存儲器、多種主機接口（如CAN和CAN - FD）、高達6個ADC通道、2個SPI通道、2個UART、I2C和GPIOs等，方便與外部設備進行連接和通信。同時，它還具備功能安全合規性，符合IEC 61508標準，達到SIL 3的功能安全系統設計要求，硬件完整性可達SIL - 2，通過了TUV SUD的IEC 61508 SIL 2認證，為安全關鍵型應用提供了可靠的保障。

（四）其他優勢

芯片具備嵌入式自我監控功能，無需主機處理器參與，能夠實時檢測系統狀態。復雜的基帶架構和嵌入式干擾檢測能力，提高了系統的抗干擾性能?？?a target="_blank">編程的發射路徑相位旋轉器則支持波束成形技術，增強了雷達的探測精度和方向性。此外，內置的LDO網絡可增強PSRR，I/O支持3.3V/1.8V雙電壓，時鐘源支持40MHz外部振蕩器和時鐘信號，且支持40MHz晶體連接，方便硬件設計。其0.65mm間距、161引腳、10.4mm × 10.4mm的倒裝芯片BGA封裝，便于裝配，降低了PCB設計成本。工作結溫范圍為 - 40°C至125°C，可適應多種惡劣環境。

二、應用領域廣泛

IWR1843可廣泛應用于多個領域，如智能/自動門開啟器、工業距離、速度和角度測量傳感器、坦克液位探測雷達、位移傳感、現場變送器、交通監測、接近傳感、安全監控、工廠自動化安全防護、人員計數和運動檢測等。其高度集成的特性和出色的性能，使其成為工業應用中雷達傳感的理想選擇。

三、詳細功能剖析

（一）功能框圖解讀

從功能框圖來看，IWR1843包含了多個子系統。其中，數字前端部分通過SPI和I2C接口進行PMIC控制，擁有數據RAM和程序RAM，以及用于啟動的ROM。ADC模塊負責數據采集，DCAN和CAN - FD作為主要的通信接口，支持高速數據傳輸。DMA模塊用于數據搬運，提高系統效率。Cortex R4F作為主控制器，工作頻率為200MHz，負責系統的整體控制和管理。C674x DSP則專注于雷達信號處理，具備強大的計算能力。此外，還有用于硬件在環驗證的HIL模塊、用于調試和測試的JTAG接口、用于記錄高速ADC輸出的LVDS接口等。

（二）子系統分析

1. RF和模擬子系統
   • 時鐘子系統：該子系統基于40MHz晶體輸入，通過內置的振蕩器電路、凈化PLL和RF合成器電路，生成76 - 81GHz的信號。RF合成器的輸出經過X4乘法器處理，得到所需頻率的信號，并通過定時引擎模塊進行調制，生成有效的傳感器波形。凈化PLL還為系統喚醒后的主機處理器提供參考時鐘，同時具備檢測晶體存在和監控時鐘質量的功能。
   • 發射子系統：由三個并行發射鏈組成，每個鏈具有獨立的相位和幅度控制。三個發射器可同時工作，且Tx通道配備了可編程的移相器，可在每個線性調頻周期進行編程。每個發射鏈在PCB天線端口的最大輸出功率為12dBm，還支持可編程的回退功能，以優化系統性能。
   • 接收子系統：包含四個并行通道，每個通道由LNA、混頻器、IF濾波、ADC轉換和抽取等模塊組成。所有四個接收通道可同時工作，并且每個通道都有單獨的掉電選項，以優化系統功耗。與傳統的實值接收器不同，IWR1843支持復基帶架構，采用正交混頻器和雙IF及ADC鏈，為每個接收器通道提供復I和Q輸出，適用于快速線性調頻系統。帶通IF鏈的下限截止頻率可配置在175kHz以上，支持高達10MHz的帶寬。
2. 處理器子系統
   • DSP子系統：包含TI的高性能C674x DSP、硬件加速器、高帶寬互連（128位，200MHz）以及相關外設，如四個用于數據傳輸的DMA、用于測量數據輸出的LVDS接口、L3雷達數據立方體內存、ADC緩沖區、CRC引擎和數據握手內存等。
   • 主系統：以Cortex - R4F處理器為核心，負責控制所有設備外設和設備的日常管理活動。它包含相關的外設和管理組件，如DMA、CRC和各種接口（I2C、UART、SPIs、CAN、PMIC時鐘模塊、PWM等），通過外設中央資源（PCR）互連與主互連相連。
3. 主機接口 IWR1843通過SPI、UART或CAN - FD接口與主機雷達處理器進行通信。具體包括提供給主機處理器的參考時鐘、用于主機控制的4端口標準SPI（外設模式）、用于設備喚醒的低電平有效復位信號、用于指示毫米波傳感器需要主機接口的主機中斷信號以及用于通知主機無線電控制器檢測到故障的錯誤信號。

（三）其他子系統

1. ADC通道：IWR1843為用戶應用提供了ADC服務，內部的GPADC引擎可用于測量多達六個外部電壓。ADC由BIST子系統內運行的TI固件控制，用戶可通過“監控API”調用訪問ADC，該API可與運行在MSS R4F上的用戶應用程序關聯。BIST子系統固件會在內部安排這些測量與其他RF和模擬監控操作一起進行，API允許配置建立時間和連續采樣次數，在每個幀結束時，將報告每個監控電壓的最小值、最大值和平均值。GPADC的規格為625 Ksps SAR ADC，輸入范圍為0 - 1.8V，分辨率為10位，部分輸入可選內部緩沖器。
2. 監測與診斷機制：為確保系統的可靠性和安全性，IWR1843具備多種監測和診斷機制，包括硬件邏輯BIST（LBIST）引擎、內存BIST（PBIST）引擎、ECC診斷、時鐘監測、看門狗定時器、MPU（內存保護單元）、CRC（循環冗余校驗）等。這些機制可對CPU、內存、時鐘、外設等進行全面的監測和診斷，及時發現并處理故障。例如，LBIST可對MSS R4F CPU核心和Vectored Interrupt Module（VIM）進行晶體管級別的自我測試，PBIST可對MSS R4F TCM和外設SRAM進行高覆蓋率的測試，ECC診斷可對內存數據進行單錯誤糾正和雙錯誤檢測，時鐘監測可確保時鐘信號的穩定性，看門狗定時器可防止系統死機，MPU可實現軟件任務在設備內存中的空間隔離，CRC可用于數據傳輸的錯誤檢測等。

四、電氣參數詳解

（一）絕對最大額定值

在使用IWR1843時，需要注意其絕對最大額定值。例如，1.2V數字電源（VDDIN）、1.2V內部SRAM電源（VIN_SRAM）和1.2V SRAM陣列背偏置電源（VNWA）的電壓范圍為 - 0.5V至1.4V；I/O電源（VIOIN）可選擇3.3V或1.8V，范圍為 - 0.5V至3.8V；1.8V的各種電源（如VIOIN_18、VIN_18CLK、VIOIN_18DIFF、VIN_18BB、VIN_18VCO）范圍為 - 0.5V至2V；1.3V模擬和RF電源（VIN_13RF1和VIN_13RF2）在正常模式下范圍為 - 0.5V至1.45V，在1V內部LDO旁路模式下為 - 0.5V至1.4V；RF輸入和輸出的外部施加功率最大為10dBm；輸入和輸出電壓范圍在不同情況下有相應的限制；最大工作結溫為105°C，存儲溫度范圍為 - 55°C至150°C。超過這些額定值可能會對設備造成永久性損壞。

（二）ESD ratings

IWR1843的ESD額定值方面，人體模型（HBM）為±1000V，帶電設備模型（CDM）為±250V。在使用和處理該芯片時，需要采取適當的防靜電措施，以防止ESD對芯片造成損壞，因為ESD損壞可能導致芯片性能下降甚至完全失效。

（三）電源參數

1. 電源軌特性：IWR1843的外部電源塊提供四個電源軌。1.8V電源軌為合成器、APLL VCO、晶體振蕩器、IF放大器級、ADC和LVDS等模塊供電；1.3V（或1V內部LDO旁路模式）電源軌為功率放大器、低噪聲放大器、混頻器和LO分配器等供電；3.3V（或1.8V用于1.8V I/O模式）電源軌為數字I/O供電；1.2V電源軌為核心數字電路和SRAM供電。需要注意的是，三個發射器同時工作僅在1V LDO旁路和PA LDO禁用模式下支持，此時需在VOUT_PA引腳提供1V電源。
2. 紋波規格：為了滿足在RX端目標雜散電平為 - 105dBc（RF Pin = - 15dBm）的要求，對1.3V（1.0V）和1.8V電源的紋波有相應的規格要求。不同頻率下的紋波規格不同，例如在137.5kHz時，1.0V內部LDO旁路模式的紋波要求為7μV RMS，1.3V電源的紋波要求為648μV RMS，1.8V VCO/IF電源的紋波要求為83μV RMS。紋波和雜散電平呈dB到dB的關系，電源紋波增加會導致雜散電平相應增加。
3. 功耗總結：在功率端子的最大電流額定值方面，1.2V電源軌驅動的所有節點的總電流最大為1000mA，1.3V或1.0V電源軌驅動的所有節點（2TX，4RX同時工作）的總電流最大為2000mA，1.8V電源軌驅動的所有節點的總電流最大為850mA，3.3V電源軌驅動的所有節點的總電流最大為50mA。在平均功耗方面，不同工作模式和條件下的功耗不同，例如在25%占空比下，1TX，4RX的平均功耗為1.29W，而在50%占空比下，3TX，4RX的平均功耗為2.08W。

（四）RF規格

在RF規格方面，接收器的噪聲系數在76 - 77GHz為14dB，77 - 81GHz為15dB；1dB壓縮點（帶外，在10kHz處測量）為 - 8dBm；最大增益為48dB，增益范圍為24dB，增益步長為2dB；鏡像抑制比（IMRR）為30dB；IF帶寬為10MHz；ADC采樣率（實值/復數2x）為25Msps，復數1x為12.5Msps，分辨率為12位；回波損耗（S11）小于 - 10dB；增益和相位失配在溫度變化時的變化范圍分別為±0.5dB和±3°；帶內和帶外IIP2也有相應的指標。發射器的輸出功率為12dBm，幅度噪聲為 - 145dBc/Hz。時鐘子系統的頻率范圍為76 - 81GHz，斜坡速率為100MHz/μs，在1MHz偏移處的相位噪聲在76 - 77GHz為 - 95dBc/Hz，77 - 81GHz為 - 93dBc/Hz。

（五）CPU規格

文檔中雖然未給出DSP子系統（C674家族）和主系統（R4F家族）的具體時鐘速度、各級內存大小等CPU規格參數，但這些參數對于評估芯片的處理能力和性能至關重要。在實際應用中，工程師需要根據具體需求和芯片的其他特性來綜合考慮這些因素。

（六）熱阻特性

對于FCBGA封裝[ABL0161]，該芯片的熱阻特性包括結到殼（RΘJC）為4.2°C/W，結到板（RΘJB）為5.7°C/W，結到自由空氣（RΘJA）為20.9°C/W，結到流動空氣（RΘJMA）為14.5°C/W（空氣流速為1m/s），結到封裝頂部（Psi JT）為0.38，結到板（Psi JB）為5.6。這些熱阻參數對于芯片的散熱設計和熱管理非常重要，工程師需要根據實際應用場景合理設計散熱方案，確保芯片在正常工作溫度范圍內運行。

（七）時序和開關特性

1. 電源時序和復位時序：IWR1843要求所有外部電壓軌和SOP線在復位信號釋放之前保持穩定。在使用晶體時，MCU_CLK_OUT在自主模式下（IWR1843應用從串行閃存啟動）默認情況下設備引導加載程序不會啟用該信號。從設備喚醒序列來看，需要確保SOP線的建立時間和DC保持時間，以及DC電源的穩定性，在nRESET釋放后，系統開始讀取QSPI并啟動。
2. 輸入時鐘和振蕩器：芯片需要外部時鐘源（如40MHz晶體）進行初始啟動和作為內部APLL的參考。在使用晶體時，需要合理選擇負載電容Cf1和Cf2，使其滿足公式 (C{L}=C{f 1} × frac{C{f 2}}{C{f 1}+C{f 2}}+C{P})，并且所有用于實現振蕩器電路的分立組件應盡可能靠近相關的振蕩器CLKP和CLKM引腳放置。晶體的電氣特性要求包括平行諧振頻率為40MHz，負載電容為5 - 12pF，ESR最大為50Ω，工作溫度范圍為 - 40°C至105°C，頻率容差為 - 200至200ppm，驅動電平為50 - 200μW。當使用外部時鐘時，信號僅饋送到CLKP引腳，CLKM接地，并且對外部時鐘的相位噪聲有嚴格要求，如在1kHz、10kHz、100kHz和1MHz偏移處的相位噪聲分別為 - 132dBc/Hz、 - 143dBc/Hz、 - 152dBc/Hz和 - 153dBc/Hz。
3. SPI接口：SPI使用TI的MibSPI協議，是一種高速同步串行輸入/輸出端口，具有16位移位寄存器、接收緩沖寄存器、8位波特時鐘發生器等特點。SPICLK可以內部生成（控制器模式）或從外部時鐘源接收（外設模式），每個傳輸的字可以有獨特的格式，未用于通信的SPI I/O可以用作數字輸入/輸出信號。在MibSPI傳輸和接收RAM組織方面，多緩沖RAM由256個緩沖區組成，每個條目包含16位傳輸字段、16位接收字段、16位控制字段和16位狀態字段，并且可以劃分為多個具有可變數量緩沖區的傳輸組。不同模式下（如控制器模式和外設模式）的SPI時序和開關特性有詳細的參數要求，如在控制器模式下，SPICLK的周期時間、高低脈沖持續時間、數據有效時間、CS建立和保持時間等都有具體的范圍和計算公式。
4. LVDS接口：IWR1843支持的LVDS通道配置包括兩個數據通道（LVDS_TXP/M）、一個位時鐘通道（LVDS_CLKP/M）和一個幀時鐘通道（LVDS_FRCLKP/M），主要用于調試。該接口支持多種數據速率，如900Mbps（450MHz DDR時鐘）、600Mbps（300MHz DDR時鐘）等。LVDS接口