深入解析MAX5062/MAX5063/MAX5064：125V/2A高速半橋MOSFET驅動器

在電子工程師的日常工作中，選擇合適的MOSFET驅動器至關重要。今天，我們就來詳細探討MAXIM推出的MAX5062/MAX5063/MAX5064這三款125V/2A高速半橋MOSFET驅動器，看看它們有哪些獨特的性能和優勢。

文件下載：MAX5063.pdf

一、產品概述

MAX5062/MAX5063/MAX5064適用于高壓應用，可驅動高端和低端MOSFET。它們具有獨立控制、低且匹配的傳播延遲、高源/灌電流能力等特點，采用熱增強型封裝，非常適合用于高功率、高頻電信電源轉換器。其最大輸入電壓范圍為125V，能為電信標準中100V的輸入瞬態要求提供充足的余量。此外，芯片內部集成了可靠的自舉二極管，無需外部離散二極管。

二、產品特性

這些驅動器具備眾多出色的特性，使其在同類產品中脫穎而出：

1. 高電壓操作：支持最高125V的輸入操作，能適應高電壓的應用場景。
2. 寬電壓輸入范圍：VDD輸入電壓范圍為8V至12.6V，提供了更靈活的電源選擇。
3. 大電流驅動能力：具有2A的峰值源和灌電流驅動能力，可有效驅動MOSFET。
4. 低延遲：典型傳播延遲僅35ns，且驅動器之間的傳播延遲匹配保證在8ns以內，有助于提高系統的響應速度。
5. 可編程功能：MAX5064具有可編程的先斷后通（Break-Before-Make）時序，可在16ns至95ns之間調整，能有效避免直通電流。
6. 高頻率性能：MAX5064在驅動100nC柵極電荷時，組合開關頻率可達1MHz，滿足高頻應用需求。
7. 多種邏輯輸入選擇：提供CMOS（VDD / 2）或具有遲滯的TTL邏輯電平輸入，且邏輯輸入最高可承受15V電壓，獨立于輸入電壓。
8. 低輸入電容：僅2.5pF的輸入電容，可減少負載，提高開關速度。
9. 快速關斷功能：MAX5064在故障或PWM啟停同步期間可實現驅動器的即時關斷。
10. 低功耗：電源電流僅200μA，有利于降低系統功耗。
11. 多樣的驅動器組合：有非反相和反相驅動器的不同組合版本可供選擇，滿足不同的設計需求。
12. 多種封裝形式：提供8引腳SO、熱增強型SO和12引腳薄型QFN等多種封裝，方便不同的應用場景。

三、電氣特性

電源部分

• 工作電源電壓VDD范圍為8.0V至12.6V，在不同的工作條件下，VDD和BST的靜態和工作電源電流也有所不同。例如，在無開關狀態下，MAX5062/MAX5063的VDD靜態電源電流典型值為70μA，MAX5064為120μA。
• 欠壓鎖定（UVLO）功能可確保在電源電壓過低時，驅動器輸出保持低電平，以保護電路。VDD的UVLO閾值典型值為7.3V，BST的UVLO閾值典型值為6.9V，且兩者的遲滯典型值均為0.5V。

邏輯輸入部分

• 不同型號的驅動器支持CMOS（VDD / 2）或TTL邏輯電平輸入。CMOS版本的邏輯高電平輸入范圍為0.67 x VDD至VDD，邏輯低電平輸入范圍為0.33 x VDD至0.4 x VDD；TTL版本的邏輯高電平輸入典型值為2V，邏輯低電平輸入典型值為0.8V。
• 邏輯輸入具有一定的遲滯特性，CMOS版本為1.6V，TTL版本為0.25V，可避免信號轉換時的雙脈沖問題。

驅動器輸出部分

• 高端和低端柵極驅動器的輸出電阻在不同溫度和工作條件下有所不同。例如，在VDD = 12V、IDH/IDL = 100mA的情況下，高端驅動器的源極輸出電阻典型值在25°C時為2.5Ω，在125°C時為3.3Ω；灌極輸出電阻典型值在25°C時為2.1Ω，在125°C時為2.8Ω。
• 驅動器的峰值輸出電流（源和灌）典型值均為2A，可滿足大多數MOSFET的驅動需求。

開關特性部分

• 驅動器的上升時間和下降時間與負載電容有關。例如，當負載電容CL = 1000pF時，上升時間和下降時間典型值均為7ns；當CL = 5000pF時，上升時間和下降時間典型值均為33ns。
• 導通和關斷傳播延遲時間也與邏輯電平類型有關，CMOS版本的典型值為30ns，TTL版本的典型值為35ns。同時，驅動器之間的延遲匹配典型值為2ns，最大為8ns。

四、工作原理

欠壓鎖定（UVLO）

高低端驅動器均具備欠壓鎖定功能。當VDD低于6.8V時，低端驅動器的UVLOLOW閾值將使兩個驅動器輸出拉低；當BST相對于HS低于6.4V時，高端驅動器的UVLOHIGH閾值將使DH輸出拉低。在啟動時，當VDD超過其UVLO閾值，DL開始切換并跟隨IN_L邏輯輸入。此時，自舉電容未充電，BST - HS電壓低于UVLOBST。對于同步降壓和半橋轉換器拓撲，自舉電容可在一個周期內充電，在BST - HS電壓超過UVLOBST后的幾微秒內開始正常工作；對于雙開關正激拓撲，BST電容充電并使電壓超過UVLOBST需要幾百微秒的時間。

輸出驅動器

輸出級采用低RDS_ON的p溝道和n溝道器件（圖騰柱結構），可實現高柵極電荷開關MOSFET的快速導通和關斷。峰值源和灌電流典型值為2A，邏輯輸入到驅動器輸出的傳播延遲匹配在8ns以內。內部p溝道和n溝道MOSFET具有1ns的先斷后通邏輯，可避免交叉導通，減少直通電流，降低工作電源電流和VDD上的尖峰。

內部自舉二極管

內部二極管連接在VDD和BST之間，與外部連接在BST和HS之間的自舉電容配合使用。當DL低端開關導通時，二極管從VDD為電容充電；當高端驅動器導通使HS拉高時，二極管將VDD隔離。內部自舉二極管的典型正向電壓降為0.9V，典型的關斷/導通時間為10ns。若需要更低的VDD到BST電壓降，可在VDD和BST之間連接外部肖特基二極管。

可編程先斷后通（MAX5064）

半橋和同步降壓拓撲需要在一個開關導通之前先關斷另一個開關，以避免直通電流。MAX5064提供了可編程的先斷后通功能，可將延遲從16ns調整到95ns。在計算總先斷后通時間（tBBM）時，需要考慮傳播延遲失配（tMATCH）。可使用以下公式計算所需tBBM對應的RBBM： [t{BBM_ERROR }=0.15 × t{BBM}+t{MATCH }] [R{B B M}=10 k Omega timesleft(frac{t{B B M}}{8 n s}-1right) (R{B B M}<200 k Omega)]

BBM引腳電壓被調節到1.3V，BBM電路根據RBBM的電流調整tBBM。為避免開關期間的接地反彈影響，需用1nF或更小的陶瓷電容將BBM旁路到AGND。在啟動時，由于BBM電壓在UVLO清除器件啟動之前已穩定，CBBM的充電時間不會影響tBBM。對于雙開關正激轉換器等同時開關高低端的拓撲，可通過不連接BBM來禁用該功能，此時tBBM典型值為1ns。

驅動器邏輯輸入

MAX5062/MAX5064A為CMOS（VDD / 2）邏輯輸入驅動器，MAX5063/MAX5064B為TTL兼容邏輯輸入驅動器。邏輯輸入信號獨立于VDD，可承受高達15V的電壓尖峰。TTL和CMOS邏輯輸入分別具有400mV和1.6V的遲滯，可避免轉換期間的雙脈沖問題。邏輯輸入為高阻抗引腳，不能浮空。低2.5pF的輸入電容可減少負載并提高開關速度。非反相輸入通過1MΩ電阻內部下拉到GND，反相輸入通過1MΩ電阻內部上拉到VDD。在器件上電時，控制器的PWM輸出必須處于適當狀態。當邏輯輸入浮空時，隨著VDD超過UVLO閾值，DH和DL輸出將拉低。MAX5064_每個驅動器有兩個邏輯輸入，可提供更靈活的MOSFET控制。可使用IN_H+/IN_L+進行非反相邏輯操作，使用IN_H-/IN_L-進行反相邏輯操作。若不使用，可將IN_H+/IN_L+連接到VDD，將IN_H-/INL-連接到GND。也可將未使用的輸入用作開/關功能，使用IN+進行低電平有效關機邏輯，使用IN_-進行高電平有效關機邏輯。

最小脈沖寬度

MAX5062/MAX5063/MAX5064采用單脈沖電平轉換器架構以實現低傳播延遲。典型的電平轉換器架構會導致輸出端出現最小（高或低）脈沖寬度（tDMIN），可能高于邏輯輸入脈沖寬度。對于這些器件，DH的最小高脈沖寬度（tDMIN - DH - H）低于DL的最小低脈沖寬度（tDMIN - DL - L），以避免在低占空比窄脈沖且無外部BBM延遲時出現直通；在高占空比（接近100%）時，DH的最小低脈沖寬度（tDMIN - DH - L）必須高于DL的最小低脈沖寬度（tDMIN - DL - L），以避免重疊和直通。在沒有外部BBM延遲的情況下，可能會出現約40ns的重疊，建議在INH路徑中添加外部延遲，確保INH處的最小低脈沖寬度始終長于tPW - MIN。

五、應用信息

電源旁路和接地

在使用MAX5062/MAX5063/MAX5064時，要特別注意電源旁路和接地。當兩個驅動器同相驅動大外部電容負載時，峰值電源和輸出電流可能超過4A。電源壓降和接地偏移會為反相器產生負反饋，可能降低延遲和轉換時間。接地不足導致的接地偏移還可能干擾共享同一交流接地返回路徑的其他電路。VDD、DH、DL和/或GND路徑中的任何串聯電感在開關帶有電容負載的驅動器時，由于高di/dt可能導致振蕩。應盡可能靠近器件并聯一個或多個0.1μF陶瓷電容，將VDD旁路到GND（MAX5062/MAX5063）或PGND（MAX5064）。使用接地平面可最小化接地返回電阻和串聯電感。將外部MOSFET盡可能靠近驅動器放置，以進一步減小電路板電感和交流路徑電阻。對于MAX5064_，低功率邏輯接地（AGND）與高功率驅動器返回（PGND）分開，邏輯輸入信號應在IN_和AGND之間施加，負載（MOSFET柵極）應連接在DL和PGND之間。

功率耗散

驅動器的功率耗散主要源于內部升壓二極管、nMOS和pMOS FET的功率損耗。對于電容負載，器件的總功率耗散計算公式為： [P{D}=left(C{L} × V{D D}^{2} × f{S W}right)+left(D{D D O}+I{B S T O}right) × V{D D}] 其中，CL是DH和DL處的組合電容負載，VDD是電源電壓，fSW是轉換器的開關頻率。PD包括內部自舉二極管的功率耗散。若使用外部自舉肖特基二極管，內部功率耗散將減少PDIODE，其計算公式為： [PDIODE =C{D H} timesleft(V{D D}-1right) × f{S W} × V_{f}] 使用內部升壓二極管時的總功率耗散為PD，使用外部肖特基二極管時為PD - PDIODE。在環境溫度TA = +70°C時，12引腳TQFN封裝的最大總功率耗散不能超過1.951W，8引腳帶暴露焊盤的SO封裝不能超過1.5W，普通8引腳SO封裝不能超過0.471W。

布局信息

驅動器在開關MOSFET柵極時會產生大電流，以實現快速的上升和下降沿。高di/dt如果走線長度和阻抗控制不當，可能導致不可接受的振鈴。在設計PCB布局時，應遵循以下準則：

• 確保VDD相對于地的電壓或BST相對于HS的電壓不超過13.2V，VDD到地或BST到HS的電壓尖峰高于13.2V可能損壞器件。應盡可能靠近器件在VDD到GND（MAX5062/MAX5063）或PGND（MAX5064）以及BST到HS之間放置一個或多個低ESL的0.1μF去耦陶瓷電容，陶瓷去耦電容的容量應至少為被驅動柵極電容的20倍。
• 器件與被驅動MOSFET柵極之間形成兩個交流電流回路。當MOSFET柵極被拉低時，看起來像一個大電容，有源電流回路從MOSFET驅動器輸出（DL或DH）到MOSFET柵極，到MOSFET源極，再到MOSFET驅動器的返回端（GND或HS）；當MOSFET柵極被拉高時，有源電流回路從MOSFET驅動器輸出（DL或DH）到MOSFET柵極，到MOSFET源極，到驅動器去耦電容的返回端，到去耦電容的正端，再到MOSFET驅動器的電源連接端。去耦電容可以是連接在BST和HS之間的飛跨電容，也可以是VDD的去耦電容。必須注意最小化這些交流電流路徑的物理距離和阻抗。
• 將TQFN（MAX5064）或SO（MAX5062C/D和MAX5063C/D）封裝的暴露焊盤焊接到大型銅平面上，以實現額定功率耗散。在VDD去耦電容返回端附近將AGND和PGND單點連接。

六、典型應用電路

這些驅動器適用于多種電源轉換電路，如電信半橋電源、雙開關正激轉換器、全橋轉換器、有源箝位正激轉換器、電源模塊和電機控制等。文檔中給出了幾種典型應用電路，包括MAX5062半橋轉換、同步降壓轉換器、雙開關正激轉換和MAX5064半橋轉換器等，為工程師的實際設計提供了很好的參考。

七、總結

MAX5062/MAX5063/MAX5064高速半橋MOSFET驅動器憑借其高電壓操作、低延遲、大電流驅動能力、可編程功能等優勢，在高壓、高頻的電源轉換應用中具有很大的競爭力。不過，在實際使用中，工程師需要根據具體的應用需求，合理選擇型號和封裝，并注意電源旁路、接地、布局等方面的問題，以確保驅動器的性能發揮到最佳。大家在使用這些驅動器的過程中，有沒有遇到過什么特別的問題或者有什么獨特的應用經驗呢？歡迎在評論區分享交流。