1

產(chǎn)品簡介

WT013261-S5 系列模組是深圳市啟明云端有限公司推出的基于樂鑫ESP32-C61系列芯片設(shè)計的，集成 Wi-Fi & BLE 模組。

WT013261-S5 支持 2.4G Wi-Fi6（802.11ax）、Bluetooth5（LE），具有豐c富的外設(shè)接口，天線形式支持板載 PCB 天線或 I-PEX（3代）射頻同軸連接器，專為物聯(lián)網(wǎng) (IoT)、移動設(shè)備、醫(yī)療保健、消費電子應(yīng)用而設(shè)計。

圖1：ESP32-C61 架構(gòu)圖

WT013261-S5 采用 PCB 板載天線，WT013261-S5U 采用連接器連接外部天線。兩款模組均有多種型號可供選擇。具體規(guī)格請見下表。

WT013261-S5 系列型號對比

WT013261-S5 系列型號對比

2

產(chǎn)品特點

RISC-V 32 位單核處理器，主頻 160 MHz

支持 2.4GHz Wi-Fi6、BLE5 的 RISC-V MCU

支持板載 PCB 天線或 I-PEX 射頻同軸連接器

成熟的軟件支持，基于樂鑫 ESP-IDF 物聯(lián)網(wǎng)開發(fā)框架

完善的安全機制，包含安全啟動、Flash 加密以及硬件加密加速器

3

產(chǎn)品圖片

圖2

WT013261-S5（正）

圖3

WT013261-S5（背）

圖4

WT013261-S5U（正）

圖5

WT013261-S5U（背）

4

應(yīng)用場景

智能家居

工農(nóng)業(yè)自動化

消費電子產(chǎn)品

HMI 人機交互

醫(yī)療保健

移動支付

產(chǎn)品規(guī)格

1

功能框圖

圖6：WT013261-S5 功能框圖

2

硬件參數(shù)

引腳定義

1

引腳布局

圖7：引腳布局圖

2

引腳描述

引腳功能描述

3

啟動項配置

01

Strapping 管腳

ESP32-C61 芯片在上電或硬件復(fù)位時，可以通過 Strapping 管腳和 eFuse 位配置如下啟動參數(shù)，無需微處理器的參與：

芯片啟動模式

Strapping 管腳：GPIO8，GPIO9

SDIO 輸入采樣沿和輸出驅(qū)動沿控制

Strapping 管腳：MTDI 和 MTMS

ROM 日志打印

Strapping 管腳：GPIO8

eFuse 參數(shù)：EFUSE_UART_PRINT_CONTROL 和EFUSE_DIS_USB_SERIAL_JTAG_ROM_PRINT

JTAG 信號源

Strapping 管腳：GPIO7

eFuse 參數(shù)：EFUSE_DIS_PAD_JTAG、EFUSE_DIS_USB_JTAG 和 EFUSE_JTAG_SEL_ENABLE

上述 eFuse 參數(shù)的默認值均為 0 ，也就是說沒有燒寫過。eFuse 只能燒寫一次，一旦燒寫為 1 ，便不能恢復(fù)為 0。

上述 strapping 管腳如果沒有連接任何電路或連接的電路處于高阻抗狀態(tài)，則其默認值（即邏輯電平值）取決于管腳內(nèi)部弱上拉/下拉電阻在復(fù)位時的狀態(tài)。

Strapping 管腳默認配置

要改變 strapping 管腳的值，可以連接外部下拉/上拉電阻。

所有 strapping 管腳都有鎖存器。系統(tǒng)復(fù)位時，鎖存器采樣并存儲相應(yīng)

strapping 管腳的值，一直保持到芯片掉電或關(guān)閉。鎖存器的狀態(tài)無法用其他方式更改。因此，strapping 管腳的值在芯片工作時一直可讀取，strapping 管腳在芯片復(fù)位后作為普通 IO 管腳使用。

Strapping 管腳的信號時序需遵循下表和圖 8 所示的建立時間和保持時間。

Strapping 管腳的時序參數(shù)說明

圖8：strapping 管腳的時序參數(shù)圖

02

芯片啟動模式控制

ESP32-C61 復(fù)位釋放后，GPIO8 和 GPIO9 共同決定啟動模式。詳見下表。

*表示默認值和默認配置。

1Joint Download Boot 模式下支持以下下載方式：

USB-Serial-JTAG Download Boot

UART Download Boot

SDIO Slave 2.0 Download Boot

在 SPI Boot 模式下，ROM 引導(dǎo)加載程序通過從 SPI flash 中讀取程序來啟動系統(tǒng)。

在 Joint Download Boot 模式下，用戶可通過 UART0、USB 或 SDIO Slave 接口將二進制文件下載至 flash，然后在 SPI Boot 模式下運行。

用戶也可在 Joint Download Boot 模式下，通過 UART0、USB 或 SDIO Slave接口將二進制文件下載至 SRAM 后直接運行。

03

SDIO 輸入采樣沿和輸出驅(qū)動沿控制

MTMS 和 MTDI 管腳可用于調(diào)節(jié) SDIO 輸入采樣沿和輸出驅(qū)動沿，詳見下表

MTMS 和 MTDI 默認浮空，以上均非默認配置。

04

日志打印控制

系統(tǒng)啟動過程中，ROM 代碼日志可打印至：

（默認）UART0 和 USB 串口/JTAG 控制器

USB 串口/JTAG 控制器

UART0

LP_AON_STORE4_REG[0]、EFUSE_UART_PRINT_CONTROL 和 GPIO8 控制 UART0 ROM 日志打印，詳見下表

*表示默認值和默認配置。

1寄存器：LP_AON_STORE4_REG[0]

EFUSE_DIS_USB_SERIAL_JTAG_ROM_PRINT 和 LP_AON_STORE4_REG[0]控制 USB串口/JTAG 控制器 ROM 日志打印，詳見下表。

*表示默認值和默認配置。

05

JTAG 信號源控制

在系統(tǒng)啟動早期階段，GPIO7 可用于控制 JTAG 信號源。該管腳沒有內(nèi)部上下拉電阻，strapping 的值必須由不處于高阻抗狀態(tài)的外部電路控制。

GPIO7 與 EFUSE_DIS_PAD_JTAG、EFUSE_DIS_USB_JTAG 和EFUSE_JTAG_SEL_ENABLE 共同控制 JTAG 信號源。詳見下表。

*表示默認值和默認配置。

2eFuse 1：EFUSE_DIS_PAD_JTAG

3eFuse 2：EFUSE_DIS_USB_JTAG

4eFuse 3：EFUSE_JTAG_SEL_ENABLE

5x：x 表示該值被忽略，任何取值不影響該狀態(tài)。

電氣特性

1

絕對最大限定值

超出絕對最大額定值可能導(dǎo)致器件永久性損壞。這只是強調(diào)的額定值，不涉及器件在這些或其它條件下超出本技術(shù)規(guī)格指標的功能性操作。長時間暴露在絕對最大額定條件下可能會影響 WT013261-S5 的可靠性。

3

建議工作條件

WT013261-S5 系列原理圖

圖9：WT013261-S5/WT013261-S5U 原理圖

WT013261-S5 系列尺寸圖

下圖為模組的俯瞰圖與正視圖，公差±0.2 mm。

圖10：WT013261-S5 尺寸圖

存儲條件

回流焊曲線

圖11： 回流焊溫度曲線圖