国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

DR1 系列核心板 PS+PL 異構多核實戰案例手冊(二)

Tronlong創龍科技 ? 來源:Tronlong創龍科技 ? 作者:Tronlong創龍科技 ? 2026-01-14 17:23 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

2 axi_uart_rw案例

案例功能:PS端通過AXI4-Lite總線控制PL端AXI UARTLite IP核進行數據收發,以此來演示評估板上RS485RS422RS232的串口收發功能。

wKgZPGlohB6ALPcpAAArzR_vlRI147.png圖 15

wKgZPGlohB6Ac1_WAAB7aDGnrsE772.png圖 16

wKgZO2lohB6ATCq2AABbaW_Ki1o664.png圖 17

工程管腳約束可查看工程文件"constrains"目錄下的.adc約束文件。

2.1 TD工程說明

工程在PL端上使用AXI UARTLite IP核,ARM Processor System IP核(PS端)通過AXI4-Lite總線控制PL端AXI UARTLite IP核進行數據收發,Design Integrator工程和地址分配如下:

wKgZPGlohFSAW6GRAADAKOm5bv0091.png圖 18

wKgZO2lohFSAV0y9AAEz0aKoFVY094.png圖 19

2.2 IP核簡介

IP核開發相關資料可查閱產品資料“6-開發參考資料Anlogic官方參考文檔”目錄下文檔,IP核配置參數如下。

(1)ARM Processor System。

ARM Processor System IP核心配置和FSBL工程基本一致,僅修改GPIO PL(Width)的值為4,并從頂層引出,綁定管腳D15、B19、C19、D18,用于流控兩個RS485及一個RS422。其他詳細配置可參考位于產品資料“4-軟件資料LinuxFSBLfsbl-[版本號]”目錄下的FSBL工程。

wKgZO2lohGeAZxzwAADAJwTIRuQ674.png圖 20

(2)AXI UARTLite。

本案例工程使用了4個AXI UARTLite IP核,4個AXI UARTLite IP核的配置均相同。

wKgZO2lol92AScC-AABQz8dZ4zw680.png圖 21

(3)AXIProtocol Converter。

wKgZO2lol-SAL7NuAABioLtwSAE700.png圖 22

(4)AXI Matrix。

wKgZPGlol--AbpdRAAB4ob50XSY291.png圖 23

wKgZPGlol--AA9hcAACZ5TVrKzE771.png圖 24

wKgZO2lol--AAFa4AACZHPCP21c687.png圖 25

2.3 案例測試

將本案例的動態設備樹鏡像文件pl.dtbo和PL端.bit鏡像文件拷貝至"/lib/firmware/"目錄下(若該目錄不存在,請新建),并將PL端可執行文件重命名為system_wrapper.bit,然后執行如下命令加載PL端鏡像。

Target# mkdir -p /lib/firmware

Target# cp pl.dtbo /lib/firmware/

Target# cp axi_uart_rw_dr1m90.bit /lib/firmware/system_wrapper.bit

Target# mount -t configfs none /sys/kernel/config

Target# mkdir /sys/kernel/config/device-tree/overlays/full //創建full目錄,可根據實際情況修改

Target# echo pl.dtbo > /sys/kernel/config/device-tree/overlays/full/path //dtbo文件名稱請根據實際情況修改

wKgZO2lomA6ABLWmAACTy1ni1KE324.png圖 26

(1)RS232測試

請通過RS232交叉串口母線、USB轉RS232公頭串口線,將評估板的RS232調試串口連接至PC機的USB接口,如下圖所示。

wKgZPGlomBeAPfNvABT8QtEW8Fc680.png圖 27

執行如下命令,調整RS232串口通信參數。

Target# stty -F /dev/ttySL0 115200 cs8 -cstopb -parenb -crtscts clocal raw -echo

wKgZO2lomB6ANkbTAAAKSiUTw_4481.png圖 28

a)評估板接收

打開設備管理器,本次測試中調試串口USB TO UART1端口號為COM13,RS232串口的端口號為COM16,如下圖所示。

wKgZPGlomCWAagdbAABZxdxtDo4540.png圖 29

打開調試串口終端,COM16波特率設為115200,8N1,無校驗位。COM13波特率設為115200,8N1,無校驗位,并建立串口連接。評估板調試串口終端執行如下命令,評估板等待接收上位機發送的數據。

Target# cat /dev/ttySL0

wKgZO2lomC2AO-MNAAAO25Iirbs974.png圖 30

在RS232串口終端點擊"View -> Command (Chat) Window",選中并打開"Command (Chat) Window"窗口。

wKgZPGlomDiAVEZuAACnE221eNQ589.png圖 31

在窗口中輸入數據,例如"Tronlong",再按回車鍵。

wKgZPGlomEGAUB78AACyTdsvnFM548.png圖 32

評估板調試串口終端將會打印接收到的數據。

wKgZO2lomEqASIiTAAAQA1iq-6c707.png圖 33

b)評估板發送

執行如下命令,評估板通過RS232串口發送數據至上位機。

Target# echo tronlong > /dev/ttySL0

wKgZO2lomGiAcBr-AAARpNcisWI347.png圖 34

RS232串口終端將會打印接收到的數據,如下圖所示。

wKgZO2lomHCAX7PXAAALOy8j-Vk684.png圖 35

(2)RS485串口測試

使用RS232轉RS485模塊、USB轉RS232公頭串口線,將評估板RS485串口連接至PC機的USB接口,硬件連接如下圖所示。

RS232轉RS485模塊與評估板RS485串口硬件連接關系如下表所示。

wKgZO2lomHeAX07oAAARab0xa_0362.png

wKgZO2lomH6APqaqABTSupyYwlA282.png圖 36

本章節以RS485串口(設備節點為:ttySL2)為例進行演示。如需測試RS485另一個串口,請將設備節點修改為ttySL3。

執行如下命令,調整RS485串口通信參數。

Target# stty -F /dev/ttySL2 115200 cs8 -cstopb -parenb -crtscts clocal raw -echo

wKgZPGlomIWABtt_AAAKWAOsp7c248.png圖 37

a)評估板接收

打開設備管理器,本次測試中調試串口USB TO UART1端口號為COM13,RS485串口的端口號為COM16,如下圖所示。

wKgZPGlomCWAagdbAABZxdxtDo4540.png圖 38

評估板調試串口終端執行如下命令,評估板等待接收上位機發送的數據。

Target# cat /dev/ttySL2

wKgZO2lomJWAUGnxAAAPODPh7WI016.png圖 39

在RS485串口終端點擊"View -> Command (Chat) Window",選中并打開"Command (Chat) Window"窗口。

wKgZPGlomDiAVEZuAACnE221eNQ589.png圖 40

在窗口中輸入數據,例如"Tronlong",再按回車鍵。

wKgZPGlomEGAUB78AACyTdsvnFM548.png圖 41

評估板調試串口終端將會打印接收到的數據。

wKgZPGlomLiAHfehAAAQUelOpBQ915.png圖?42

b)評估板發送

執行如下命令,評估板通過RS485串口發送數據至上位機。

Target# echo tronlong > /dev/ttySL2

wKgZO2lomL-ADEigAAASEIH5XC8215.png圖 43

RS485 UART3串口終端將會打印接收到的數據,如下圖所示。

wKgZPGlomMWAVEqaAAALZerrw-M633.png圖 44

(3)RS422串口測試

使用RS232轉RS485/RS422模塊、USB轉RS232公頭串口線,將評估板RS422串口連接至PC機的USB接口,硬件連接如下圖所示。

RS232轉RS485/RS422模塊與評估板RS422串口硬件連接關系如下表所示。

wKgZPGlomMyAffoLAAAQQiyhVUM616.png

wKgZO2lomN6AEyB3ABGefKtX4_M553.png圖 45

本章節以RS422串口(設備節點為:ttySL1)為例進行演示。執行如下命令,配置RS422端口的RE_n管腳為低電平。

Target# echo 421 > /sys/class/gpio/export

Target# echo out > /sys/class/gpio/gpio421/direction

Target# echo 0 > /sys/class/gpio/gpio421/value

wKgZO2lomOeAcxjIAAANFL1D9DE617.png圖 46

執行如下命令,配置RS422端口的DE管腳為高電平。

Target# echo 420 > /sys/class/gpio/export

Target# echo out > /sys/class/gpio/gpio420/direction

Target# echo 1 > /sys/class/gpio/gpio420/value

wKgZO2lomO6AAR2eAAAMxS-YO6s445.png圖 47

執行如下命令,調整RS422串口通信參數。

Target# stty -F /dev/ttySL1 115200 cs8 -cstopb -parenb -crtscts clocal raw -echo

wKgZPGlomPWAXSzbAAAKLbGhYJg666.png圖 48

a)評估板接收

打開設備管理器,本次測試中調試串口USB TO UART1端口號為COM13,RS422串口的端口號為COM16,如下圖所示。

wKgZPGlomCWAagdbAABZxdxtDo4540.png圖 49

評估板調試串口終端執行如下命令,評估板等待接收上位機發送的數據。

Target# cat /dev/ttySL1

wKgZPGlomQSAe-EOAAAPEMJEVvE028.png圖 50

在RS422串口終端點擊"View -> Command (Chat) Window",選中并打開"Command (Chat) Window"窗口。

wKgZPGlomDiAVEZuAACnE221eNQ589.png圖 51

在窗口中輸入數據,例如"Tronlong",再按回車鍵。

wKgZPGlomEGAUB78AACyTdsvnFM548.png圖 52

評估板調試串口終端將會打印接收到的數據。

wKgZPGlomRqAV0BlAAAQJuoXfEE446.png圖?53

b)評估板發送

執行如下命令,評估板通過RS422串口發送數據至上位機。

Target# echo tronlong > /dev/ttySL1

wKgZPGlomSGAQVyEAAASAh-QMC0441.png圖 54

RS422串口終端將會打印接收到的數據,如下圖所示。

wKgZPGlomSiADsCLAAALhNuuP_g219.png圖 55

由于篇幅過長等原因,部分內容均不逐一展示,如需獲取完整版詳細資料,請關注創龍科技微信公眾號或官網,或者評論區留言,感謝您的支持!

審核編輯 黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 核心板
    +關注

    關注

    6

    文章

    1399

    瀏覽量

    32006
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    ZYNQ PS + PL異構多核案例開發手冊1axi_gpio_led_demo案例

    本文主要介紹ZYNQ PS + PL異構多核案例的使用說明,適用開發環境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017
    發表于 09-07 17:03 ?3769次閱讀
    ZYNQ <b class='flag-5'>PS</b> + <b class='flag-5'>PL</b><b class='flag-5'>異構</b><b class='flag-5'>多核</b>案例開發<b class='flag-5'>手冊</b>之<b class='flag-5'>1</b>axi_gpio_led_demo案例

    DR1平臺Linux應用開發指南:含GDB調試、Python及MQTT實戰

    本文為創龍科技DR1 系列評估 Linux 應用開發手冊,系統講解開發環境搭建、GDB 調試、多類型應用案例及 MQTT 通信實現。核心
    的頭像 發表于 01-05 16:48 ?4564次閱讀
    <b class='flag-5'>DR1</b>平臺Linux應用開發指南:含GDB調試、Python及MQTT<b class='flag-5'>實戰</b>

    FM20S用戶手冊-PS + PL異構多核案例開發手冊

    PS端) + FPGA可編程邏輯資源(PL端)異構多核SoC處理器設計的全國產工業評估PS
    發表于 07-25 16:14

    復旦微PS+PL異構多核開發案例分享,基于FMQL20SM國產處理器平臺

    FMQL20S400M是復旦微四核ARM Cortex-A7@1GHz(PS端)+85K可編程邏輯資源(PL端)異構多核SoC處理器。創龍科
    發表于 08-22 14:04

    米爾瑞芯微多核異構低功耗RK3506核心板重磅發布

    。?下面詳細介紹這款核心板的優勢。 新一代入門級國產工業處理器RK3506,3核A7+單核M0多核異構瑞芯微RK3506系列處理器是一款專為工業和商業應用設計的高性能芯片,集成了3個
    發表于 05-16 17:20

    ZYNQ PS + PL異構多核案例開發手冊之axi_timer_pwm_demo案例

    本帖最后由 Tronlong創龍科技 于 2021-6-7 08:48 編輯 ?本文主要介紹ZYNQ PS + PL異構多核案例的使用說明,適用開發環境:Windows 7/10
    發表于 05-28 14:28

    Zynq-7000系列打得火熱,異構多核技術需求怎么解決

    開發應用,這一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設計的異構多核SoC工業級核心板,處理器集成
    發表于 06-30 09:56

    【資料分享】Zynq-7010/7020工業核心板規格書(雙核ARM Cortex-A9 + FPGA,主頻766MHz)

    1 核心板簡介創龍科技SOM-TLZ7x是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設計的異構多核
    發表于 06-21 15:19

    【資料分享】Xilinx Zynq-7010/7020工業核心板規格書(雙核ARM Cortex-A9 + FPGA,主頻766MHz)

    /XC7Z020高性能低功耗處理器設計的異構多核SoC工業核心板,處理器集成PS端雙核ARM Cortex-A9 + PL端Artix-7架
    發表于 06-25 09:56

    創龍科技Zynq-7010/7020異構多核SoC工業級核心板-性能及參數資料

    核心板簡介創龍科技SOM-TLZ7x-S是一款基于Xilinx Zynq-7000系列XC7Z010/XC7Z020高性能低功耗處理器設計的異構多核SoC工業級
    發表于 12-22 19:00 ?15次下載
    創龍科技Zynq-7010/7020<b class='flag-5'>異構</b><b class='flag-5'>多核</b>SoC工業級<b class='flag-5'>核心板</b>-性能及參數資料

    基于Xilinx Zynq-7010/20系列——PS+PL異構多核案例開發手冊

    前言本文主要介紹PS+PL異構多核案例的使用說明,適用開發環境:Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。案例位于產品資料“4-軟件
    發表于 01-03 15:50 ?19次下載

    基于全志T113-i多核異構處理器的全國產嵌入式核心板簡介

    一、嵌入式核心板產品介紹 基于全志公司的T113-i處理器精心設計的多核異構處理器、工業級ECK30-T13IA系列嵌入式核心板,采用郵票孔
    的頭像 發表于 10-25 13:40 ?2093次閱讀

    DR1 評估 PL 端 FPGA 開發完全指南:基礎案例與 ADC 采集模塊詳解(一)

    本文為創龍科技DR1 系列評估 PL 端 FPGA 開發案例指南,涵蓋 led_flash、key_led 及三款 ADC 采集案例。核心
    的頭像 發表于 01-08 15:46 ?204次閱讀
    <b class='flag-5'>DR1</b> 評估<b class='flag-5'>板</b> <b class='flag-5'>PL</b> 端 FPGA 開發完全指南:基礎案例與 ADC 采集模塊詳解(一)

    DR1 系列核心板 PS+PL 異構多核實戰案例手冊(一)

    本文為創龍科技DR1 系列評估 PS+PL 異構多核開發指南,涵蓋 9 類
    的頭像 發表于 01-14 15:37 ?166次閱讀
    <b class='flag-5'>DR1</b> <b class='flag-5'>系列</b><b class='flag-5'>核心板</b> <b class='flag-5'>PS+PL</b> <b class='flag-5'>異構</b><b class='flag-5'>多核實戰</b>案例<b class='flag-5'>手冊</b>(一)

    DR1 系列評估 PS 端裸機與 FreeRTOS 開發案例手冊

    本文為創龍科技DR1 系列評估 PS 端裸機與 FreeRTOS 開發指南,涵蓋三大核心案例與雙開發模式實現。
    的頭像 發表于 01-19 17:12 ?148次閱讀
    <b class='flag-5'>DR1</b> <b class='flag-5'>系列</b>評估<b class='flag-5'>板</b> <b class='flag-5'>PS</b> 端裸機與 FreeRTOS 開發案例<b class='flag-5'>手冊</b>