在PCB制造中，時間就是金錢 - 但其中可能出現很多始料未及的突發狀況，一個沒有考慮可制造性的復雜電路設計，可能導致整個產品上線計劃停滯。此外，可制造性設計（Design for Manufacturing）不良所帶來的隱性成本也極其高昂：延遲、失效、溝通成本、設計返工、反復測試。

如何降低隱性成本、縮短交期、確保設計可制造？

本文重點闡述了常見的DFM問題如何延誤交期并增加成本，并提供了切實可行的建議，幫助設計和制造團隊更高效地協作。

隱性成本：隱藏的預算殺手

當生產停滯時，問題往往已經不再單純，隱性成本 - 這些間接但常被忽略的費用 - 會顯著推高PCB總成本。這些隱性成本包括：

為糾正DFM問題而增加的EQ時間；

與制造商就模糊數據反復溝通；

因可測試性差導致的品質不穩定；

因非標組件導致的采購延誤；

因布局相關問題導致的組裝返工

這些問題不僅影響當前生產批次，還會波及后續批次、保修索賠，甚至損害企業品牌聲譽。更關鍵的是，會耽誤產品上市，損失機會成本。

問題#1 超制程能力和過高公差要求

超過制造商常規能力的線寬、間距或Via尺寸要求，不僅會增加成本，還會導致更長的交期。

對制造的影響：

需要先進的模具和工藝管控

過長的設計評估時間，導致CAM延遲

可能觸發工程變更請求，導致更長的EQ時間

如何降低影響：

非必要情況下，始終在制造商“最佳制程能力范圍”內進行設計。更嚴格的公差要求應服務于產品性能需求，而非形式上的完美主義。

問題#2 缺乏全局思維的復雜疊層和微孔結構

高多層PCB和HDI板設計在當今高密度應用中極為常見。但若在未確認可行性和交期情況下就貿然指定盲孔/埋孔結構或特殊材料，可能導致交期延長。

對成本的影響：

需要特殊層壓工藝管控

縮小了可選供應商范圍

增加因層間對位誤差導致的報廢風險

如何降低影響：

盡早與PCB制造商協調，評估疊層設計的可行性；在布局階段就精準模擬阻抗，并驗證材料可行性，而非在布局完成后進行。

問題#3 不完整或不清晰的制造文件

Gerber、坐標文件、鉆孔文件等生產資料中存在矛盾或缺失的信息，將導致項目延遲。

對制造的影響：

制造商暫停生產，等待信息確認

交期增加2-4天，來解決文件問題

導致PCB按照錯誤規格生產

如何降低影響：

仔細核對輸出的所有制造文件，包括：

清晰的網表名稱和鉆孔尺寸

包含材料和厚度的疊層圖

清晰的圖形/器件定義

標注層功能（如信號層、電源層、接地層等）

問題#4 組件布局與布向不當

為便于放置而非組裝需求的密集排列，是常見的PCB布局問題，包括組件極性對齊不當、焊盤尺寸不規則及間距過小等問題。

對成本的影響：

組裝效率低或失敗率高

出現立碑或橋接風險更高

需要人工檢查或返工

如何降低影響：

極性組件對齊一致；在BGA或高組件周圍留出足夠空間；在布局過程中檢查IPC-7351標準及SMT工廠的基準要求。

問題#5 忽視可測試性（DFT）

未進行可測試性設計，將導致更高的不良率和更長的調試周期。

對成本的影響：

由于難以確定問題根源，導致產線管控成本增加

更長的功能測試和驗證過程

難以對關鍵節點進行ICT或JATG測試

如何降低影響：

為關鍵信號添加檢測點；確保沒有部件阻礙探針測試；向您的EMS工廠明確測試范圍和預期。

問題#6 使用過時或難采購的元器件

性能上，該元器件可行，但若其已過時或采購交期長達52周，就會造成生產停滯。

對供應鏈的影響：

設計需要緊急調整

二次采購會增加風險，且無法保證批次一致性

由于加急采購導致產品整體成本上升

如何降低影響：

在原理圖階段與采購團隊或EMS工廠合作；盡可能使用AVL（批準供應商列表）中的器件，并在最終BOM確定前通過Octopart、SiliconExpert等工具驗證器件的生命周期狀態。

問題#7 忽略決策對交期的影響

DFM不僅關乎產品的可制造性，還關乎交期。將設計推至制造極限，會拖慢每個階段的進度。

對交期的影響：

CAM團隊因設計不符合制造規格提出改版請求

額外的質量檢查

材料采購周期過長（如特殊材料）

如何降低影響：

在明確最終設計（如疊層結構、過孔類型、表面處理、銅箔厚度等）時，始終考慮其需耗費的時間。如有疑問，請在確定設計前聯系代工廠或EMS廠商。

作為PCB設計工程師，很多人習慣在嚴格限制下進行設計。但重要的是，工廠的技術能力表并非是可以隨意搭配的菜單目錄。我們經常會看到這樣的設計：客戶認為可以將例如Type VI或Type VII過孔處理工藝與最緊湊的線寬/間距組合，結果最后得到一份沒有任何工廠能生產的PCB設計文件。

一個常見問題：設計師在看到鍍通孔的最小間距后，開始在電路板上密集布置過孔，導致過孔之間幾乎沒有絕緣區域。這使得層壓難度極高，因為過孔之間沒有足夠空間使得PP能夠將各層粘合在一起。

另一個案例：客戶參考了我們的Ultra HDI設計指南，在電路板上布置了20um的平行走線來連接芯片，并指定了超細鍵合墊上使用硬金工藝。即便是最先進的MSAP工藝也無法實現這種組合。事實上，硬金工藝與細線寬往往是互斥的。這與電鍍工藝極限有關，也與尺寸公差有關。

核心要點：工藝能力限制并非累加，您需要在工藝窗口內設計，而非在每個工藝的極限交匯點上設計。理解不同設計參數之間的相互作用-機械、化學和熱學方面 - 與了解參數各自的極限同樣重要。如有疑問，請盡早與制造商溝通，這將為您節省時間、成本，并避免重新設計。

實際案例：如何通過DFM大幅縮短交期

一家美國的初創企業設計了一款高密度的10L板，采用0.075mm微孔和盲孔/埋孔對。由于所選制造商無法滿足公差要求，該項目遭到6周延誤。在與EMS合作商咨詢并更改設計為標準堆疊微孔和0.10mm鉆孔尺寸后，生產在10天后恢復，成本降低了15%.

如果您想要了解目前行業大部分PCB工廠可支持的制程能力，與部分先進工廠的制程能力范圍，可以現在NCAB的PCB設計指南作為參考。

立即下載

審核編輯 黃宇