高速ECL比較器ADCMP563/ADCMP564：特性、應用與設計要點

在高速電子設計領域，比較器的性能往往對整個系統的表現起著關鍵作用。今天，我們就來深入探討一下Analog Devices公司的高速比較器ADCMP563/ADCMP564，了解它們的特性、應用場景以及設計過程中的一些要點。

文件下載：ADCMP564.pdf

一、器件概述

ADCMP563/ADCMP564是采用Analog Devices專有XFCB工藝制造的高速比較器。它們具有700 ps的傳播延遲，且過驅動離散小于75 ps。這種低離散特性在不同過驅動條件下能保持傳播延遲的一致性，對于高速比較器而言至關重要。

特性亮點

1. 輸入輸出特性：差分ECL兼容輸出，輸入到輸出傳播延遲700 ps，傳播延遲離散75 ps，輸入共模范圍為 -2.0 V至 +3.0 V，具備強大的輸入保護功能。
2. 內部結構特性：具有差分鎖存控制，內部有鎖存上拉電阻，電源抑制比大于85 dB，最小脈沖寬度700 ps，等效輸入上升時間帶寬1.5 GHz，典型輸出上升/下降時間500 ps，ESD保護大于4 kV HBM、大于200 V MM，且ADCMP564具有可編程遲滯功能。

應用場景廣泛

適用于自動測試設備、高速儀器、示波器和邏輯分析儀前端、窗口比較器、高速線路接收器、閾值檢測、峰值檢測、高速觸發器、患者診斷、手持測試儀器、過零檢測器、線路接收器和信號恢復以及時鐘驅動器等眾多領域。

二、規格參數詳解

直流輸入特性

輸入電壓范圍 -2.0 V至 +3.0 V，輸入差分電壓 -5 V至 +5 V，輸入失調電壓在VCM = 0 V時為 -10.0 mV至 +10.0 mV，通道匹配±2.0 mV，失調電壓溫度系數2.0 μV/°C等。這些參數決定了比較器在不同輸入條件下的性能表現。

鎖存使能特性

鎖存使能電壓范圍 -2.0 V至 0 V，差分輸入電壓0.4 V至 2.0 V，輸入高/低電流在特定電壓下為 -300 μA至 +300 μA，鎖存建立時間和保持時間在VOD = 250 mV時均為200 ps等。這些特性對于需要鎖存功能的應用非常重要。

直流輸出特性

輸出高電平在ECL 50 Ω負載至 -2.0 V時為 -1.15 V至 -0.81 V，輸出低電平為 -1.95 V至 -1.54 V，上升時間和下降時間分別為530 ps和450 ps。

交流性能

傳播延遲在VOD = 1 V時為700 ps，VOD = 20 mV時為830 ps，傳播延遲溫度系數0.25 ps/°C等。這些參數反映了比較器在交流信號處理時的性能。

電源相關參數

正電源電流、負電源電流、正/負電源電壓以及功耗等參數，對于評估比較器的電源需求和功耗情況至關重要。

三、設計要點與注意事項

高速設計技巧

1. 接地平面：使用低阻抗接地平面是設計的關鍵。多層板中的接地平面能提供低電感接地，消除接地反彈引起的電位差，還能減少雜散電容的影響。
2. 旁路電容：在高速應用中，為電源提供旁路電容很重要。每個電源引腳附近應放置1 μF電解旁路電容至地，同時在ADCMP563/ADCMP564的電源引腳附近盡可能靠近地放置10 nF陶瓷電容。
3. 鎖存使能輸入：鎖存使能輸入為低電平有效（鎖存）。若不使用鎖存功能，可將鎖存使能輸入懸空或接地，互補輸入可懸空或接 -2.0 V。
4. 未使用比較器處理：若ADCMP563/ADCMP564中有一個比較器未使用，應避免其輸入浮空，可通過使兩個輸入至少相差一個二極管壓降，并正確連接鎖存使能輸入來解決。
5. ECL端接：使用適當的ECL端接可獲得最佳性能。ADCMP563/ADCMP564的開集電極輸出應通過50 Ω電阻端接至 -2.0 V或其他等效ECL端接。若 -2.0 V電源不可用，可使用82 Ω電阻接地和130 Ω電阻接 -5.2 V來實現等效端接。當高速ECL信號布線超過一厘米時，可能需要微帶或帶狀線技術。

時鐘定時恢復

在數字系統中，比較器常用于恢復時鐘定時信號。長距離傳輸的高速方波可能因雜散電容和電感而失真，高速比較器可在保持最小延遲的情況下恢復失真波形。

高速性能優化

1. 源電阻控制：最小化源到輸入的電阻對于最大化ADCMP563/ADCMP564的高速運行至關重要。源電阻與等效輸入電容的組合可能導致輸入響應滯后，從而延遲輸出。為獲得最佳性能，源阻抗應遠小于100 Ω。
2. 避免使用插座：由于插座存在雜散電容和電感，應盡量避免使用。采用適當的高速技術，可確保比較器輸入信號通過開關閾值時無振蕩。

比較器傳播延遲離散

ADCMP563/ADCMP564專門設計用于減少100 mV至1.5 V輸入過驅動范圍內的傳播延遲離散。傳播延遲過驅動離散是指過驅動程度變化導致的傳播延遲變化。該特性在關鍵定時應用中非常重要，如ATE、臺式儀器和核儀器等。

比較器遲滯

在噪聲環境或不希望比較器在輸入信號接近開關閾值時頻繁切換狀態的情況下，添加遲滯功能很有用。ADCMP564通過可編程遲滯引腳產生遲滯，這種方式產生的遲滯與輸出擺幅無關，且圍繞觸發點對稱。

最小輸入壓擺率要求

為確保比較器在輸入通過閾值時不發生振蕩，所有高速比較器都需要滿足最小壓擺率要求。ADI建議壓擺率為1 V/μs或更快，若使用小于1 V/μs的壓擺率，可添加遲滯來防止振蕩。

四、典型應用電路

文檔中給出了多個典型應用電路，如高速采樣電路、高速窗口比較器、使用HYS控制引腳添加遲滯以及將ECL輸出與50 Ω接地輸入儀器接口的方法等。這些電路為工程師在實際設計中提供了參考。

五、總結

ADCMP563/ADCMP564高速比較器憑借其出色的性能和豐富的特性，在高速電子設計領域具有廣泛的應用前景。但在設計過程中，工程師需要充分考慮高速設計技巧、時鐘定時恢復、性能優化、傳播延遲離散、遲滯以及最小輸入壓擺率等因素，以確保比較器能發揮最佳性能。大家在實際應用中是否遇到過類似比較器的設計挑戰呢？又是如何解決的呢？歡迎在評論區分享你的經驗和見解。