高速CML比較器ADCMP606/ADCMP607：特性、應(yīng)用與設(shè)計(jì)要點(diǎn)

在高速電子設(shè)計(jì)領(lǐng)域，比較器是不可或缺的關(guān)鍵組件。今天，我們要深入探討的是Analog Devices推出的兩款非常快速的比較器——ADCMP606和ADCMP607，它們基于XFCB2專有工藝制造，具備諸多出色特性，能滿足多種高速應(yīng)用需求。

文件下載：ADCMP606.pdf

一、特性亮點(diǎn)

電源與輸入范圍

• 電源電壓適應(yīng)性：這兩款比較器可在2.5V至5.5V的單電源下全軌到軌工作，這種寬電源電壓范圍使其能適應(yīng)不同的供電環(huán)境，為設(shè)計(jì)帶來了極大的靈活性。
• 輸入共模電壓范圍廣：輸入共模電壓范圍從 -0.2V到VCCI + 0.2V，能處理超出電源軌的輸入信號(hào)，增強(qiáng)了對(duì)不同信號(hào)源的兼容性。

高速性能

• 極短的傳播延遲：擁有1.25ns的傳播延遲，以及2.5ps rms的隨機(jī)抖動(dòng)（RJ），能在高速信號(hào)處理中快速響應(yīng)，確保信號(hào)的及時(shí)準(zhǔn)確處理。
• 低色散：過驅(qū)動(dòng)和壓擺率色散通常小于50ps，保證了在不同輸入條件下輸出信號(hào)的穩(wěn)定性和一致性。

輸出與控制功能

• CML兼容輸出級(jí)：其輸出級(jí)與CML兼容，且經(jīng)過完全后匹配，能提供出色的輸出性能，適合與其他CML電路直接連接。
• 多種控制功能：ADCMP607具備獨(dú)特的單引腳控制可編程遲滯和鎖存功能，還設(shè)有關(guān)斷引腳，方便用戶根據(jù)實(shí)際需求靈活控制比較器的工作狀態(tài)。

其他特性

• 高電源抑制比：電源抑制比 > 60dB，能有效抑制電源波動(dòng)對(duì)比較器性能的影響，提高系統(tǒng)的抗干擾能力。
• 寬溫度范圍工作：可在 -40°C至 +125°C的溫度范圍內(nèi)正常工作，適用于各種惡劣的工業(yè)和環(huán)境應(yīng)用場(chǎng)景。

二、應(yīng)用領(lǐng)域

高速儀器儀表

在高速數(shù)據(jù)采集和處理系統(tǒng)中，ADCMP606/ADCMP607的高速響應(yīng)和低抖動(dòng)特性，能確保對(duì)快速變化的信號(hào)進(jìn)行準(zhǔn)確測(cè)量和處理，提高儀器的測(cè)量精度和響應(yīng)速度。

時(shí)鐘和數(shù)據(jù)信號(hào)恢復(fù)

在通信系統(tǒng)中，用于時(shí)鐘和數(shù)據(jù)信號(hào)的恢復(fù)，能有效消除信號(hào)傳輸過程中的失真和干擾，保證信號(hào)的完整性和準(zhǔn)確性。

邏輯電平轉(zhuǎn)換

可實(shí)現(xiàn)不同邏輯電平之間的轉(zhuǎn)換，使不同電平標(biāo)準(zhǔn)的電路能夠相互兼容，方便系統(tǒng)的集成和設(shè)計(jì)。

脈沖光譜學(xué)

在脈沖光譜學(xué)實(shí)驗(yàn)中，能夠快速準(zhǔn)確地檢測(cè)脈沖信號(hào)的變化，為光譜分析提供可靠的數(shù)據(jù)支持。

高速線路接收器

作為高速線路接收器，能快速響應(yīng)輸入信號(hào)的變化，確保數(shù)據(jù)的高速傳輸和準(zhǔn)確接收。

閾值檢測(cè)、峰值和過零檢測(cè)

在各種信號(hào)處理和控制系統(tǒng)中，可用于檢測(cè)信號(hào)的閾值、峰值和過零點(diǎn)，實(shí)現(xiàn)對(duì)信號(hào)的精確控制和監(jiān)測(cè)。

高速觸發(fā)電路和脈寬調(diào)制器

在高速觸發(fā)電路和脈寬調(diào)制器中，能快速響應(yīng)觸發(fā)信號(hào)，實(shí)現(xiàn)對(duì)脈沖寬度的精確調(diào)制，滿足不同應(yīng)用場(chǎng)景的需求。

電流/電壓控制振蕩器和自動(dòng)測(cè)試設(shè)備（ATE）

在電流/電壓控制振蕩器中，可根據(jù)輸入的電流或電壓信號(hào)快速調(diào)整振蕩頻率；在自動(dòng)測(cè)試設(shè)備中，能對(duì)被測(cè)信號(hào)進(jìn)行快速準(zhǔn)確的比較和判斷，提高測(cè)試效率和準(zhǔn)確性。

三、電氣特性與性能參數(shù)

直流輸入特性

包括輸入電壓范圍、共模范圍、失調(diào)電壓、偏置電流、失調(diào)電流、電容和遲滯等參數(shù)。例如，輸入電壓范圍為 -0.5V至VCCI + 0.2V，失調(diào)電壓在 -5.0mV至 +5.0mV之間，這些參數(shù)直接影響比較器對(duì)輸入信號(hào)的處理能力和精度。

鎖存使能引腳特性（僅ADCMP607）

規(guī)定了鎖存使能引腳的高低電平、輸入電流、遲滯模式和時(shí)序等參數(shù)，確保鎖存功能的正常實(shí)現(xiàn)。

關(guān)斷引腳特性（僅ADCMP607）

明確了關(guān)斷引腳的高低電平、輸入電流、睡眠時(shí)間和喚醒時(shí)間等參數(shù)，方便用戶控制比較器的功耗和工作狀態(tài)。

交流性能

涵蓋上升/下降時(shí)間、傳播延遲、傳播延遲偏斜、過驅(qū)動(dòng)色散、共模色散、輸入級(jí)帶寬、RMS隨機(jī)抖動(dòng)、最小脈沖寬度和輸出偏斜等參數(shù)。其中，傳播延遲在不同條件下有所不同，如在VCCI = V CCO = 2.5V至5.5V，VOD = 50mV時(shí)為1.2ns，這些參數(shù)體現(xiàn)了比較器在高速信號(hào)處理中的性能表現(xiàn)。

電源特性

包括輸入/輸出電源電壓范圍、正電源差分、正電源電流、輸入/輸出部分電源電流、功耗、電源抑制比和關(guān)斷模式電流等參數(shù)。合理的電源設(shè)計(jì)和電源特性參數(shù)是保證比較器正常工作和性能穩(wěn)定的關(guān)鍵。

四、設(shè)計(jì)要點(diǎn)與注意事項(xiàng)

電源和接地布局與旁路

• 低阻抗電源平面：由于比較器是高速器件，使用低阻抗的電源平面，特別是輸出電源平面（VCCO）和接地平面（GND）至關(guān)重要。建議采用多層板設(shè)計(jì)，為開關(guān)電流提供最低電感的返回路徑，以確保最佳性能。
• 電源旁路：要對(duì)輸入和輸出電源進(jìn)行充分旁路。在每個(gè)VCCI和Vcco電源引腳附近盡可能靠近地放置多個(gè)高質(zhì)量的0.01μF旁路電容，并通過冗余過孔連接到GND平面。同時(shí)，要選擇低電感和低ESR的高頻旁路電容，并嚴(yán)格控制寄生布局電感，以提高旁路在高頻下的有效性。

CML兼容輸出級(jí)設(shè)計(jì)

• 傳輸線端接：為實(shí)現(xiàn)規(guī)定的傳播延遲色散性能，需使用適當(dāng)?shù)膫鬏斁€端接。比較器的輸出設(shè)計(jì)為直接驅(qū)動(dòng)400mV到50Ω電纜或使用微帶或帶狀線技術(shù)以50Ω參考Vcco端接的傳輸線。
• 輸出擺幅調(diào)整：若需要更大的輸出擺幅，可僅使用內(nèi)部端接。但要注意，為避免輸出深度飽和和脈沖色散，VCCO必須保持在規(guī)定的最小輸出低電平以上，且驅(qū)動(dòng)的線長(zhǎng)應(yīng)盡可能短。

鎖存功能的使用與禁用

• 鎖存輸入的靈活性：鎖存輸入設(shè)計(jì)具有很高的靈活性，可懸空或由任何標(biāo)準(zhǔn)TTL/CMOS設(shè)備驅(qū)動(dòng)為低電平以實(shí)現(xiàn)高速鎖存。
• 遲滯控制：該引腳還可作為遲滯控制引腳，通過偏置電壓和輸入電阻，可使用電阻或廉價(jià)的CMOS DAC輕松控制比較器的遲滯。驅(qū)動(dòng)該引腳為高電平或懸空可消除所有遲滯。
• 遲滯控制與鎖存模式的結(jié)合：若將開漏、集電極開路或三態(tài)驅(qū)動(dòng)器與遲滯控制電阻或電流源并聯(lián)連接，則可同時(shí)使用遲滯控制和鎖存模式。

性能優(yōu)化

• 設(shè)計(jì)與布局技巧：要獲得規(guī)定的性能，必須采用適當(dāng)?shù)脑O(shè)計(jì)和布局技術(shù)。要盡量減少雜散電容、電感、電感電源和接地阻抗等布局問題，因?yàn)檫@些因素可能嚴(yán)重限制性能并導(dǎo)致振蕩。
• 源阻抗控制：應(yīng)盡可能減小源阻抗，因?yàn)楦咴醋杩古c比較器的寄生輸入電容結(jié)合會(huì)導(dǎo)致輸入帶寬下降，從而影響整體響應(yīng)。同時(shí)，大電阻的熱噪聲可能會(huì)導(dǎo)致輸入信號(hào)緩慢變化時(shí)產(chǎn)生額外的抖動(dòng)，高阻抗還會(huì)增加不必要的耦合。

遲滯與交叉偏置點(diǎn)

• 遲滯的作用與控制：在噪聲環(huán)境或輸入信號(hào)幅度較小或變化緩慢的情況下，引入遲滯可提高比較器的穩(wěn)定性。ADCMP607的可編程遲滯功能可通過連接外部下拉電阻或電流源到LE/HYS引腳來控制遲滯量，最大遲滯約為160mV。
• 交叉偏置點(diǎn)：這兩款比較器的交叉點(diǎn)大約在0.6V和1.6V共模處，了解這些交叉點(diǎn)對(duì)于理解比較器在不同輸入共模電壓下的工作特性非常重要。

最小輸入壓擺率要求

在額定負(fù)載電容和良好的PCB設(shè)計(jì)實(shí)踐下，這些比較器在無遲滯的情況下，在任何輸入壓擺率下都應(yīng)穩(wěn)定。但如果存在額外的電容負(fù)載或旁路不佳，可能會(huì)出現(xiàn)振蕩，這是由于比較器的高增益帶寬與封裝和PCB板中的反饋寄生效應(yīng)共同作用的結(jié)果。在許多應(yīng)用中，抖動(dòng)可能并不有害，但在設(shè)計(jì)時(shí)仍需注意。

五、封裝與訂購信息

封裝形式

• ADCMP606：采用6引腳SC70封裝，體積小巧，適合對(duì)空間要求較高的應(yīng)用。
• ADCMP607：采用12引腳LFCSP封裝，能提供更好的散熱性能和電氣性能。

訂購指南

文檔中提供了不同型號(hào)的訂購信息，包括溫度范圍、封裝描述、封裝選項(xiàng)和品牌等，用戶可根據(jù)實(shí)際需求選擇合適的型號(hào)。

總之，ADCMP606/ADCMP607是兩款性能出色的高速比較器，在高速信號(hào)處理領(lǐng)域具有廣泛的應(yīng)用前景。但在實(shí)際設(shè)計(jì)中，工程師需要充分考慮其特性和設(shè)計(jì)要點(diǎn)，以確保比較器能發(fā)揮最佳性能。你在使用類似比較器的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享交流。