SN65LVDS96 LVDS SERDES接收器：特性、應用與設計要點

在電子設計領域，數據傳輸的高效性和穩定性至關重要。LVDS（Low-Voltage Differential Signaling）技術憑借其低功耗、低電磁干擾（EMI）和高速數據傳輸能力，在眾多應用中得到了廣泛應用。今天，我們就來詳細探討一下德州儀器（Texas Instruments）的SN65LVDS96 LVDS SERDES接收器。

文件下載：sn65lvds96.pdf

一、SN65LVDS96簡介

SN65LVDS96是一款LVDS SERDES接收器，它將三個串行輸入7位并行輸出移位寄存器、一個7倍時鐘合成器和四個低電壓差分信號（LVDS）線路接收器集成在一個集成電路中。這種集成設計使得它能夠通過四個平衡對導體從兼容的發射器（如SN65LVDS95）接收同步數據，并將其擴展為21位單端LVTTL同步數據，且傳輸速率較低。

二、特性亮點

2.1 高速數據處理能力

具備3:21的數據通道壓縮功能，吞吐量高達1.428Gigabits/s，能夠滿足高速數據傳輸的需求。這對于需要處理大量數據的應用場景，如高速通信系統、數據采集系統等，具有重要意義。

2.2 低電磁干擾（EMI）

非常適合點對點子系統通信，且具有極低的EMI。在當今復雜的電磁環境中，低EMI特性可以有效減少對周圍電子設備的干擾，提高系統的穩定性和可靠性。

2.3 多通道設計

擁有3個數據通道和時鐘低電壓差分通道輸入，以及21個數據和時鐘低電壓TTL通道輸出。這種多通道設計可以實現更靈活的數據傳輸和處理，滿足不同應用的需求。

2.4 低功耗運行

工作于單3.3V電源，典型功耗為250mW。在禁用狀態下，功耗更是低于1mW，這對于對功耗敏感的應用，如便攜式設備、電池供電系統等，具有很大的優勢。

2.5 高可靠性

總線引腳能夠承受4kV的HBM ESD，具有較強的靜電防護能力。同時，其工作溫度范圍為-40°C至85°C，經過工業溫度驗證，適用于各種惡劣的工作環境。

2.6 寬鎖相輸入頻率范圍

鎖相輸入頻率范圍為20MHz至68MHz，無需外部組件即可實現PLL功能，輸入滿足或超過ANSI EIA/TIA - 644標準，為系統設計提供了更大的靈活性。

三、工作原理

當SN65LVDS96接收數據時，高速LVDS數據以LVDS輸入時鐘（CLKIN）的7倍速率被接收并加載到寄存器中。然后，數據以CLKIN的速率卸載到一個21位寬的LVTTL并行總線上。通過鎖相環時鐘合成器電路，產生一個7倍時鐘用于內部時鐘，并為擴展數據提供一個輸出時鐘。在輸出時鐘（CLKOUT）的上升沿，SN65LVDS96會輸出有效數據。

四、電氣特性與參數

4.1 絕對最大額定值

包括電源電壓范圍（-0.5V至4V）、各引腳的電壓范圍、靜電放電額定值等。在設計過程中，必須確保設備的工作條件不超過這些絕對最大額定值，以避免對設備造成永久性損壞。

4.2 推薦工作條件

如電源電壓為3V至3.6V，SHTDN引腳的高電平輸入電壓（VIH）為2V，低電平輸入電壓（VIL）為0.8V等。遵循推薦工作條件可以保證設備的正常工作和性能穩定。

4.3 電氣特性參數

涵蓋了正向和負向差分輸入電壓閾值、高低電平輸出電壓、靜態電流、輸入輸出電流等參數。這些參數對于評估設備的性能和進行電路設計具有重要參考價值。

4.4 開關特性參數

包括數據建立時間、數據保持時間、接收器輸入偏斜裕量、延遲時間等。這些參數對于確保數據的準確傳輸和處理至關重要。

五、應用案例

5.1 16位總線擴展

在16位總線應用中，TTL數據和時鐘從與背板總線接口的總線收發器到達LVDS SERDES發射器的Tx并行輸入。通過片上PLL同步時鐘和數據，數據經過多路復用和LVDS轉換后傳輸到接收器。接收器將LVDS數據和時鐘恢復并轉換回LVTTL，再進行解復用，最終輸出到并行輸出端口。

5.2 帶奇偶校驗的16位總線擴展

在上述基礎上，增加了奇偶校驗位。發送端的收發器/奇偶校驗生成器會對數據進行奇偶計算，并將計算結果與數據一起傳輸到接收器。接收器進行LVDS到LVTTL的轉換后，收發器/奇偶校驗生成器會再次進行奇偶計算，并與接收到的奇偶位進行比較。如果檢測到不匹配，會輸出奇偶錯誤信號。這種設計可以提高數據傳輸的可靠性，確保數據的準確性。

5.3 低成本虛擬背板收發器

通過在子系統序列化鏈路的兩個方向上實現單個LVDS SERDES芯片組，可以實現虛擬背板收發器（VBT）的概念。根據應用需求，設計師可以選擇添加奇偶校驗、延遲線等功能，通過合理配置時鐘和控制線，實現半雙工或全雙工操作。同時，可能需要在鏈路兩端實現獨立的時鐘振蕩器，并使用PLL同步LVDS SERDES的并行I/O與背板總線，還可能需要重新同步FIFO。

六、封裝與設計要點

6.1 封裝信息

SN65LVDS96采用TSSOP（DGG）封裝，有多種訂購型號可供選擇，如SN65LVDS96DGG、SN65LVDS96DGGR等。不同型號在包裝數量、包裝形式等方面可能存在差異，設計師可以根據實際需求進行選擇。

6.2 設計注意事項

• ESD防護：該設備的內置ESD保護有限，在存儲或處理過程中，應將引腳短接在一起或將設備放置在導電泡沫中，以防止MOS柵極受到靜電損壞。
• 外部組件：SN65LVDS96僅需要四個差分輸入的線路終端電阻，且幾乎不需要額外的控制。但在設計電路板時，仍需注意電阻的選擇和布局，以確保信號的質量。
• 布局與布線：在進行電路板布局和布線時，應盡量減少信號干擾和串擾。對于LVDS信號，應采用差分對布線，并保持合適的間距和長度匹配。同時，要注意電源和地的分配，確保電源的穩定性。

七、總結

SN65LVDS96作為一款高性能的LVDS SERDES接收器，具有高速數據處理、低功耗、低EMI等諸多優點。它在多個應用場景中都有出色的表現，為電子工程師提供了一個可靠的數據傳輸解決方案。在實際設計過程中，我們需要充分了解其特性和參數，遵循推薦的工作條件和設計要點，以確保系統的穩定性和可靠性。你在使用LVDS SERDES接收器時遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。