SDI接口是數字串行接口(serial digital interface)的首字母縮寫。 串行接口是把數據字的各個比特以及相應的數據通過單一通道順序傳送的接口。由于串行數字信號的數據率很高，在傳送前必須經過處理。早在上世紀80年代，隨著科學技術的不斷發展，SDI得到了快速發展并對其標準作出了定義。SDI是串行數字接口，被用來傳送無壓縮的數字視頻信號。3G-SDI中的3G是指SDI信號的數據傳輸率為3Gbit每秒。由于HDTV可以支持每秒30幀的逐行掃描1920×1080的分辨率格式，而3G能夠支持比HD視頻信號最高幀掃描頻率高一倍的頻率，即3G可以支持每秒60幀的HD信號，這在觀看動態視頻時的差別是很大的。

SMPTE424M定義了3G-SDI的物理層及這類電信號的特征性能。傳送的信號應該有800mV的電壓擺幅，上升和下降時間必須小于135ps，允許有一些過沖的存在，但不可以超過10%，即80mV。在SMPTERP184中規定了時鐘抖動和調整抖動的定義，它們需要的抖動參數分別小于2UI和0.2UI，調整抖動參數實際上要求是0.3UI，但是SMPTE強烈推薦使用0.2UI的參數要求，因此本文將使用0.2UI的參數要求。接收器中，在10Hz到297MHz的頻帶內，輸入抖動容限，從2UI到0.2UI。發送器的輸出與接收器的輸入都應該被優化以保證回波損耗。

在發送器中，大部分抖動來自于串行器，電纜驅動器也會增加一些抖動。圖1所示為目前正在使用的發送器的典型框圖，它可以工作到HD、SDI，但是它不支持3G-SDI。由于20位的數字視頻總線已經在HD中制造了EMI問題，而在3G中該時鐘頻率加倍，因此EMI問題在3G中將更加嚴重。此外，PCB的布線也不是一項簡單的工作，工程師將要面對在148.5MHz工作下的20條印制線。FPGA產生的時鐘信號也包含很多抖動，因此這些時鐘是不適合直接用于串行器的，由于會增加串行器的輸出抖動，從而需要加入抖動消除電路或Genlock電路以消除抖動。此外，有一些串行器也要求一個干凈的本地時鐘，這些抖動和本地時鐘不僅增加了系統成本，也占用了 PCB的面積。最后，串行器是一個模擬信號器件，包含了數字處理單元以及模擬串行單元，因此產生低抖動的模擬數字信號很困難。以HD信號為例，最小可以實現的輸出抖動大約為115ps或0.17UI，因此如果要支持3G，必須要采用全新的結構。

NS的SDI串行器和解串器產品創新的結構為SDI-3G提供了低輻射、低成本、低抖動和高性能的解決方案，在FPGA和串行器或解串器之間采用了LVDS技術，從而去除了TTL連接。由于LVDS具有非常低的EMI輻射和功率損耗，因此非常適合應用在手持產品中。另外，PCB的印刷線也從20根減少到10根，使得PCB的設計更加容易。由于芯片內部設計了高性能PLL鎖相環，不再需要外置本地時鐘及抖動消除電路，因此系統成本得到了明顯的降低，同時節約了電路板的面積。因為FPGA已經存在于系統中，不需要額外的費用，因此大部分數字信號處理工作可以由FPGA完成，如CRC及行號插入、光柵、ANC和EDH插入等。事實上，由于最困難的串行工作現在已經由串行器來完成了，因此可以降低FPGA的等級。這種串行由于采用了優秀的模擬技術工藝和高精度的鎖相環，因此可以提高解串器的抖動容限，最低可以達到0.6UI。和串行器類似，我們在解串器中也可以集成類似的環路，它可以簡化設計和減小空間，所以這樣的解串器不需要本地的時鐘，它是一個微小空間的7×7毫米的LLP封裝，如圖2所示。

當信號從一種介質傳送到另外一種新的介質時，一部分信號將會被反射，剩余的信號將穿過這個介質。聲光和電磁波都有類似的特性，這是因為當介質改變時介質的密度和特性會發生變化。在傳輸線的原理中，印制電路線的寬度和其特性阻抗成正比，所以信號在兩個不同阻抗的印制電路線間傳輸時反射就會發生，反射的發生會減小信號的能量，影響接收器的處理，同時信噪比也會減小。另外當信號朝著源的方向被反射回來時，它會和原始的信號相混合疊加，降低信號的完整性，如圖3所示。

回送損耗可以用來衡量兩種阻抗匹配的優劣。通常的BNC連接器、電路板走線、電纜驅動器，輸出阻抗或均衡器的阻抗都各不相同，所以在實際的應用中需要考慮SMPTE嚴格的回送損耗指標要求。回路損耗是和頻率相關的參數，當頻率升高時，寄生電容和電感變得更加的明顯，它會使回路損耗變差。

NS的SDI系列產品都有很好的輸入輸出回路損耗特性，只需要使用一個簡單的小網絡就可以實現和BNC連接器的匹配。最普通的網絡可以通過將一個小小的電感和一個 75Ω的電阻并聯來實現，這個匹配網絡在直流特性時應該看起來象一個短路線，允許由終端電阻來提供傳輸線阻抗；在很高的工作頻率條件下寄生電容的阻抗值將會占主要的部分，這時回路損耗補償網絡可以提供75Ω的阻抗作為終端電阻，如圖4。

即使你的系統可以滿足前面所述的指標要求，但也不能確定系統是穩定可靠的。與模擬系統不同的是，數字系統性能不會緩緩下降，而是無誤差地工作直到系統徹底損壞。通常采用音律測試方法對系統的穩定性進行評價，即改變數字信號一個或多個參數直到使該數字系統失效，最直接的音律測試方法是加入電纜進行音律測試。在電纜傳輸中，由于電纜的頻率響應特性，信號會產生損失和相移等失真，均衡器可以為失真信號提供補償，我們可以通過加入更長的電纜對接收端的均衡范圍、噪聲性能等特性作出評價。這種音律測試特別在使用SDI的病態信號時是非常有意義的，因為它基本上模擬了真實的狀況。串行數字系統對病態信號的處理是很困難的，在這種低頻的極差圖形中，其中一區用于測試均衡器，另一區可以用來檢查接收器的鎖相環的性能。NS的3G-SDI均衡器有能力在3G時均衡120米電纜長度的距離，從圖5可以看出使用NS的3G-SDI產品，是很容易滿足SMPTE的指標的。

SDI信號經過長距離傳輸時信號質量會變差，為了補償長距離傳輸的損耗并重建視頻信號的幅度，需要加入一個額外的電纜均衡器。然而均衡器無法去除信號中固有的抖動與噪聲，因此為了不使整個信號鏈路的抖動被堆積，不建議采用均衡器輸出做多點傳輸，推薦在分傳前利用時鐘恢復器重新產生干凈的信號，需要注意的是時鐘恢復器需要均衡器在再次產生數據之前重建信號的幅度并打開眼圖。有時候信號在系統間傳輸時，傳輸的介質可能是背板而不是電纜，這種情況下使用另外的電纜均衡器也可以補償信號的損失，但是無法達到成本最優化。由于背板不會太長，因此無源均衡器是更為理想的方案，它具有很低的價格且不消耗功率。

時鐘恢復器及電纜驅動器均廣泛應用于路由器中，以大型路由器為例，兩者的功耗可占總功耗的40%左右。有時候在應用時并不是每個輸出通道都是激活的，如果能夠關斷這些空閑或未使用的通道，則可以有效地減少功耗。NS的LMH0303電纜驅動器具有輸入信號丟失告警和輸出電纜檢測功能，使系統設計更加容易。當輸入信號丟失時，LOS（Loss of Signal）將輸出一個信號通知系統，由其決定是否關斷這個設備的通道。同樣，通過輸出的告警信號可以了解輸出電纜是否沒有連接或不可靠。這類電纜驅動器和時鐘恢復器都能處于深功率節省方式，分別能節約3mW和10mW的功耗。

應用實例

交叉點開關是一個標準的模塊，它經常在開關電路和復用器中使用，例如在汽車娛樂和導航系統中，多個不同的視頻信號輸入源和多個不同的顯示設備，需要在任意的顯示設備上顯示任意輸入源，運行和休眠的時鐘需要分配到不同的目的。圖6顯示的第一個實例是一個小型視頻路由器、2.97G串行視頻數據信號被分配到不同的位置。DS25CP104是LVDS交叉點開關系列中的一員，它可以處理直流到3.125Gbps的高速信號，具有非常低的抖動和很低的功耗，而且每個通道都可以通過SM總線監控和讀取LOS的狀態，LOS可以用來關斷無用的通道。由于具有非常簡單的SDI設備的接口、非常低的抖動和寬范圍的數據率，使它廣泛應用在開關和布線應用中。另外器件封裝很小，是6×6mm的管腳排列。第二個例子是DS25BR204的應用，這個是非常簡單的從2個可選的輸入去復制4路信號的方法，同樣具有LOS功能，可以實現功率的優化。

對于這類快速出現的用于3G- SDI傳送的SMPTE424M標準，美國國家半導體公司是業界完整方案的最早的供應商，產品包括自適應均衡器、時鐘恢復器、電纜驅動器、串行器、解串器、交差點開關等，這些產品滿足SDI的每個應用，適用于各式各樣的SDI系統。一個大型的布線系統，可能會需要所有的產品。在功耗要求越來越高的今天，一些產品的關斷功耗可以只有3mW，信號丟失告警和電纜連接檢測大大地簡化了系統的設計。

美國國家半導體公司和Altera公司合作完成了工業第一個3G/HD/SD-SDI系統的視頻開發平臺，它是基于Altera Cyclone III FPGA來實現的。該方案采用NS高性能的3G-SDI信號路徑、視頻時鐘、電源管理器產品和Altera公司的FPGA產品，組成了標準的可擴展的開發平臺。它包括了許多有特色的產品，例如3G-SDI產品、多視頻格式的同步分離器、時鐘產生器、交叉點開關、LDU和DC/DC轉換器等等。

除了Altera公司以外，美國國家半導體公司也和Xilinx公司合作提供了類似的開發平臺，美國國家半導體公司和Xilinx提供了聯合方案，采用低價FPGA進入高端AVB市場的方法，它支持SD、HD和3G專業視頻的應用。