【博主簡介】本人“愛在七夕時”,系一名半導體行業質量管理從業者,旨在業余時間不定期的分享半導體行業中的:產品質量、失效分析、可靠性分析和產品基礎應用等相關知識。常言:真知不問出處,所分享的內容如有雷同或是不當之處,還請大家海涵。當前在各網絡平臺上均以此昵稱為ID跟大家一起交流學習!

半導體行業內的朋友都知道:要實現整個集成電路的芯片測試過程,必須要采用不同的手段和方法。這其中包括扳機測試方法,晶圓測試手段,還有最后成品之后的封裝測試,LT測試,各個方面的質量可靠性測試,只有每個步驟都合理安排下來,才可以讓整個的芯片測試達到一個完美的效果。
而晶圓測試是在性能測試當中一個重要的步驟,要想看到芯片在使用過程中是否會出現故障,會出現哪些故障,出現故障是否可以自我修復。這就需要涉及到其中的故障芯片的問題了。晶圓測試其實就是把信號輸入到相應的信號當中,對芯片做出響應和抓取,我們可以測試儀器儀表的針臺,也可以制作相關的探視性的針頭。那具體來說什么是“晶圓測試”、測試的主要參數有哪些、會用到哪些設備等等,這就是本章節要跟大家分享的主題。
一、晶圓測試的定義
晶圓測試,又稱作:晶圓針測,英文全稱:Chip Probing,簡稱:CP,它是對晶片上的每個晶粒進行針測,在檢測頭裝上以金線制成細如毛發之探針(probe),與晶粒上的接點(pad)接觸,測試其電氣特性,不合格的晶粒會被標上記號,而后當晶片依晶粒為單位切割成獨立的晶粒時,標有記號的不合格晶粒會被洮汰,不再進行下一個制程,以免徒增制造成本。
在晶圓制造完成之后,晶圓測試(CP)是一步非常重要的測試。這步測試是晶圓生產過程的成績單。在測試過程中,每一個芯片的電性能力和電路機能都被檢測到。晶圓測試也就是芯片測試(die sort)或晶圓電測(wafer sort)。
在測試時,晶圓被固定在真空吸力的卡盤上,并與很薄的探針電測器對準,同時探針與芯片的每一個焊接墊相接觸(圖4.18)。電測器在電源的驅動下測試電路并記錄下結果。測試的數量、順序和類型由計算機程序控制。測試機是自動化的,所以在探針電測器與第一片晶圓對準后(人工對準或使用自動視覺系統)的測試工作無須操作員的輔助。
而晶圓測試(CP)的具體操作是在晶圓制作完成之后,成千上萬的裸DIE(未封裝的芯片)規則的分布滿整個Wafer。由于尚未進行劃片封裝,只需要將這些裸露在外的芯片管腳,通過探針(Probe)與測試機臺(Tester)連接,進行芯片測試就是晶圓測試(CP)。

二、晶圓測試(CP)的分類
晶圓測試(CP)主要分為以下幾類:
1、DC測試
即直流測試。這種測試主要用來測試芯片的基本性能,包括開短路測試、漏電流測試、電源電流測試等,檢查芯片引腳和基礎電氣特性是否正常。例如,檢測芯片的導通電阻、源漏擊穿電壓等參數,確保其在規定范圍內。
2、AC測試
即交流測試。這種測試主要用來測試芯片的高頻性能,如頻率響應和濾波器等。
3、功率和功能測試
功率測試主要是評估芯片的發熱和功耗,而功能測試主要是通過輸入測試向量(Test Pattern),驗證芯片的邏輯功能是否正確??梢岳眯酒瑑炔考傻淖詼y試電路,對存儲器(RAM/ROM)等模塊進行測試,提高測試效率。
4、可靠性測試
這種測試主要是測試芯片的壽命和穩定性,以確保芯片可以在預期的條件下長期運行。
5、其他參數測試
還涵蓋電壓、電流、時序及基本功能測試,如閾值電壓(Vt)等。

三、晶圓測試(CP)的操作流程
半導體制程中,晶圓測試(CP)制程只要換上不同的測試配件,便可與測試制程共享相同的測試機臺(Tester)。所以一般測試廠為提高測試機臺的使用率,除了提供最終測試的服務亦接受芯片測試的訂單。
一般來說,晶圓級測試的流程包括以下幾個主要步驟:
1、對準
2、探針卡檢測
使用探針卡探測每一個裸芯片的電氣接觸點,進行功能性測試。
3、記錄和分析
將測試數據記錄并傳輸到后臺系統,通過分析得到每個裸芯片的性能數據。
a. 晶圓測試(CP)并作產品分類(Sorting)
晶圓測試(CP)的主要目的是測試晶圓中每一顆晶粒的電氣特性,線路的連接,檢查其是否為不良品,若為不良品,則點上一點紅墨水,作為識別之用。除此之外,另一個目的是測試產品的良率,依良率的高低來判斷晶圓制造的過程是否有誤。良品率高時表示晶圓制造過程一切正常,若良品率過低,表示在晶圓制造的過程中,有某些步驟出現問題,必須盡快通知工程師檢查。
b. 雷射修補(Laser Repairing)
雷射修補的目的是修補那些尚可被修復的不良品(有設計備份電路在其中者),提高產品的良品率。當晶圓測試(CP)完成后,擁有備份電路的產品會與其在晶圓測試(CP)時所產生的測試結果數據一同送往雷射修補機中,這些數據包括不良品的位置,線路的配置等。雷射修補機的控制計算機可依這些數據,嘗試將晶圓中的不良品修復。
4、失效芯片標記
在檢測出缺陷芯片后,將其標記為不合格,以便在后續的晶圓切割和封裝過程中排除。
5、加溫烘烤
加溫烘烤(Baking)是測試流程中的最后一項作業,加溫烘烤的目的有二:
a. 將點在晶粒上的紅墨水烤干。
b. 清理晶圓表面。經過加溫烘烤的產品,只要有需求便可以出貨。

四、晶圓測試(CP)系統的組成
晶圓測試(CP)系統通常由支架、測試機、探針臺、探針卡等組成,探針機主要由Prober(探針臺)和Prober Card(探針卡)組成。探針臺主要作用是承載晶圓,并不斷移送UT,使得探針卡上的探針可以和芯片管腳連接,最終記錄測試結果;探針卡是測試機和晶圓之間的連接介質,主要材質為鑄銅或鍍銅,一般具有高強度、導電性能良好及不易氧化等特性,由于DUT的獨特性,所以不同批次的芯片需要對應不同型號的探針卡。示意圖如下:

五、晶圓測試(CP)的基礎知識分享
這一部分關于“集成電路晶圓測試(CP)基礎知識”是重點要跟大家分享的內容,如有遺漏或是不足之處,還希望大家多多指正:



























http://weixin.qq.com/r/QhAjO9TE64mUrZBY90VQ (二維碼自動識別)
因為本培訓資料章節太多,完整版如有朋友有需要,可私信我邀請您加入我“知識星球”免費下載PDF版本。注意:此資料只可供自己學習,不可傳閱,平臺有下載記錄,切記!歡迎加入后一起交流學習。

六、晶圓測試(CP)的意義
因為通常在芯片封裝階段時,有些管腳會被封裝在芯片內部,導致有些功能無法在封裝后進行測試,因此晶圓中進行晶圓測試(CP)最為合適。
而且晶圓制作完成之后,由于工藝偏差、設備故障等原因引起的制造缺陷,分布在晶圓上的裸DIE中會有一定量的殘次品。晶圓測試(CP)的目的就是在封裝前將這些殘次品找出來(Wafer Sort),同時還可以避免被封裝后無法測試芯片性能,優化生產流程,簡化步驟,同時提高出廠的良品率,縮減后續封裝測試的成本。
具體來講,晶圓測試(CP)主要是為了以下三個目標:
第一,在晶圓送到封裝工廠之前,鑒別出合格的芯片。
第二,器件/電路的電性參數進行特性評估。工程師們需要監測參數的分布狀態來保持工藝的質量水平。
第三,芯片的合格品與不良品的核算會給晶圓生產人員提供全面業績的反饋。合格芯片與不良品在晶圓上的位置在計算機上以晶圓圖的形式記錄下來。從前的舊式技術在不良品芯片上涂下一墨點。
晶圓測試(CP)是主要的芯片良品率統計方法之一。隨著芯片的面積增大和密度提高使得晶圓測試的費用越來越大。這樣一來,芯片需要更長的測試時間以及更加精密復雜的電源、機械裝置和計算機系統來執行測試工作和監控測試結果。視覺檢查系統也是隨著芯片尺寸擴大而更加精密和昂貴。芯片的設計人員被要求將測試模式引入存儲陣列。測試的設計人員在探索如何將測試流程更加簡化而有效,例如在芯片參數評估合格后使用簡化的測試程序,另外也可以隔行測試晶圓上的芯片,或者同時進行多個芯片的測試。
另外,也有些公司會根據晶圓測試(CP)的結果,將芯片劃分等級,將這些產品投入不同的市場,購買者需要注意這一點。

七、晶圓測試(CP)的主要內容
1、SCAN
SCAN用于檢測芯片邏輯功能是否正確。DFT設計時,先使用DesignCompiler插入ScanChain,再利用ATPG(Automatic Test Pattern Generation)自動生成SCAN測試向量。SCAN測試時,先進入Scan Shift模式,ATE將pattern加載到寄存器上,再通過Scan Capture模式,將結果捕捉。再進入下次Shift模式時,將結果輸出到ATE進行比較。

2、Boundary SCAN
Boundary SCAN用于檢測芯片管腳功能是否正確。與SCAN類似,Boundary SCAN通過在IO管腳間插入邊界寄存器(Boundary Register),使用JTAG接口來控制,監測管腳的輸入輸入出狀態。

八、晶圓測試(CP)的方法
1、DC/AC Test
DC測試包括芯片Signal PIN的Open/Short測試,電源PIN的PowerShort測試,以及檢測芯片直流電流和電壓參數是否符合設計規格。AC測試檢測芯片交流信號質量和時序參數是否符合設計規格。
2、RF Test
對于無線通信芯片,RF的功能和性能至關重要。晶圓測試(CP)中對RF測試來檢測RF模塊邏輯功能是否正確。
3、存儲器
存儲器測試數量較大,因為芯片往往集成著各種類型的存儲器(例如ROM/RAM/Flash),為了測試存儲器讀寫和存儲功能,通常在設計時提前加入BIST(Built-In SelfTest)邏輯,用于存儲器自測。芯片通過特殊的管腳配置進入各類BIST功能,完成自測試后BIST模塊將測試結果反饋給Tester。
a. ROM(Read-Only Memory)通過讀取數據進行CRC校驗來檢測存儲內容是否正確。
b. RAM(Random-Access Memory)通過除檢測讀寫和存儲功能外,有些測試還覆蓋DeepSleep的Retention功能和Margin Write/Read等等。
c. Embedded Flash除了正常讀寫和存儲功能外,還要測試擦除功能。
d. Wafer還需要經過Baking烘烤和Stress加壓來檢測Flash的Retention是否正常。
e. 還有Margin Write/Read、Punch Through測試等等。
4、其他Function Test
芯片其他功能測試,用于檢測芯片其他重要的功能和性能是否符合設計規格。

九、晶圓測試(CP)的技術優勢
1、成本節約
通過CP測試,可以只對那些“好的”芯片進行后續的封裝,避免了在壞掉的芯片上浪費封裝成本,封裝是芯片制造成本中非常昂貴的一環。
2、工藝反饋
CP測試會產生大量的測試數據,這些數據可以幫助芯片設計公司和制造廠分析設計缺陷和工藝問題,從而改進下一代產品設計和優化制造工藝,監控晶圓制造的工藝良率,為生產線提供實時數據反饋,提高整體良品率。
3、性能分檔
對于像CPU、GPU等復雜芯片,即使在合格的芯片中,其性能(如最高工作頻率、功耗)也存在差異,CP測試可以對芯片進行等級劃分,以適應不同市場需求。

十、晶圓測試(CP)中需要注意的細節和技巧
在晶圓測試(CP)中應該注意哪些步驟和問題呢?在晶圓測試(CP)過程中,為了獲得完美的測試結果,操作者需要了解科學的操作步驟,需要注意一些必要的問題。
1、操作人員的安全準備
在進行晶圓測試(CP)時,操作員需要戴口罩。面罩是為了確保呼氣不影響檢測的準確性。另外,左手要戴指尖,這也是為了保證操作的順暢。
2、在晶圓測試(CP)前,檢查設備的細節,包括夾子的方向以及夾子是否磨平。
如果打磨平整,請立即更換卡子并擰緊卡子。擰緊可以確保晶圓不會損壞。當然,在檢測過程中,也要保證相應產品的檢測程序齊全。
3、注意不要打破光盤
晶圓測試(CP)需要按照一定的測試程序來完成。晶圓的晶片號和型號需要準確,畫面的水平距離需要調整。在試驗過程中,當屈服率發生變化時,操作人員需要立即停止操作,由相應的責任工程師向組長報告。
4、酒精清洗過程可以在晶圓測試(CP)的中間進行
如果有細砂要加工,可以用細砂紙加工。測試之后,數據的準確記錄自然是關鍵。這包括機器的型號、批號、枕卡號,以及相應的檢測日期等。保存需要科學,防止任何不規范的操作行為。還有取出晶圓的問題。取出晶圓之前,需要清空真空。只有當真空完全釋放時,才能取出晶圓,否則很容易壓碎晶圓。那么整個行動就變得毫無意義了。

十一、晶圓測試(CP)探針卡的概述
晶圓測試(CP)的方式主要是通過測試機和探針臺的聯動,在測試過程中,測試機臺并不能直接對待測晶圓進行量測,而是透過探針卡(Probe Card)中的探針(Probe)與晶圓上的焊墊(Pad)或凸塊(Bump)接觸而構成電性接觸,再將經由探針所測得的測試信號送往自動測試設備(ATE)做分析與判斷,因此可取得晶圓上的每顆晶粒的電性特性測試結果。

探針卡是半導體晶圓測試(CP)過程中需要使用的重要零部件,被認為是測試設備的“指尖”。由于每一種芯片的引腳排列、尺寸、間距變化、頻率變化、測試電流、測試機臺有所不同,針對不同的芯片都需要有定制化的探針卡,目前市場上并沒有哪一種類型的探針卡可以完全滿足測試需求。同時,對于一個成熟的產品來說,當產量增長時,測試需求也會增加,而對探針卡的消耗量也將成倍增長。

十二、晶圓測試(CP)技術的難點與挑戰
1、探針卡的制作
在晶圓測試(CP)中,探針卡的設計和制作是一個重要的技術挑戰。探針卡需要與晶圓上的每個Die精確對接,同時要保證測試的速度和精度。如果探針卡設計不當,會導致測試的干擾問題,甚至會損壞晶圓上的Die。
2、并行測試的干擾
在進行晶圓測試(CP)時,往往會采用并行測試技術,即一次測試多個Die。這種并行測試雖然可以提高測試效率,但容易引起信號干擾,影響測試結果的準確性。
3、大電流測試的限制
由于探針的電流限制,晶圓測試(CP)無法進行大電流測試(例如功率MOSFET的測試)。這部分只能留到FT測試中進行。

十三、總結一下
晶圓測試(CP)的核心任務是剔除不合格的Die,減少后續封裝和最終測試(FT)的成本,同時監控晶圓制造工藝的良率。而最終測試(FT)則主要是對封裝后的芯片進行功能和可靠性測試,確保最終產品能夠在不同環境下正常工作。
簡單來講:我們可以將晶圓測試(CP)比作初步篩選水果,而最終測試(FT)則是對包裝后的水果盒進行檢測。兩者在測試目標、測試項目和測試設備上都有很大的不同。
雖然有些公司選擇跳過晶圓測試(CP)以節省成本,但這并不適用于所有產品。對于高成本和高可靠性的產品,晶圓測試(CP)仍然是不可或缺的一步。最終,晶圓測試(CP)和最終測試(FT)共同確保了集成電路產品的質量和性能,二者缺一不可。
另外、晶圓測試(CP)與最終測試(FT)還是第三代半導體量產化的關鍵保障,兩者的協同優化可顯著提升碳化硅(SiC)/氮化鎵(GaN)芯片的良率與可靠性。未來,隨著8英寸和12英寸碳化硅(SiC)晶圓的普及與測試設備智能化,第三代半導體的應用邊界將進一步擴展。

http://weixin.qq.com/r/QhAjO9TE64mUrZBY90VQ (二維碼自動識別)
免責聲明
【我們尊重原創,也注重分享。文中的文字、圖片版權歸原作者所有,轉載目的在于分享更多信息,不代表本號立場,如有侵犯您的權益請及時私信聯系,我們將第一時間跟蹤核實并作處理,謝謝!】
審核編輯 黃宇
-
晶圓測試
+關注
關注
1文章
45瀏覽量
13857 -
半導體集成電路
+關注
關注
0文章
11瀏覽量
6102
發布評論請先 登錄
半導體集成電路“晶圓測試(CP)技術”的詳解;
評論