文章來源：學習那些事

原文作者：小陳婆婆

本文主要講述晶圓中的雜質。

在超高純度晶圓制造過程中，盡管晶圓本身需達到11個9（99.999999999%）以上的純度標準以維持基礎半導體特性，但為實現集成電路的功能化構建，必須通過摻雜工藝在硅襯底表面局部引入特定雜質。

摻雜作用

這一看似矛盾的操作，本質是通過精準調控半導體材料的電學特性以實現器件功能。硅作為第Ⅳ主族元素，在純凈單晶態下呈現接近絕緣體的特性——其價帶與導帶間存在約1.1eV的禁帶寬度，導致常溫下自由載流子濃度極低，無法形成有效電流。

通過引入第Ⅴ主族元素（如磷、砷）或第Ⅲ主族元素（如硼），可系統性改變硅的導電機制：前者通過提供額外價電子形成N型半導體，自由電子成為主要載流子；后者通過產生空穴形成P型半導體，空穴作為正電荷載體實現導電。這種基于能帶工程的雜質調控，正是半導體器件實現PN結、晶體管等核心功能的基礎。

摻雜技術

當前主流的摻雜技術體系包含熱擴散與離子注入兩大路徑：

熱擴散工藝通過高溫環境（通常800-1200℃）促使雜質原子在濃度梯度驅動下向硅基體內擴散，其雜質分布曲線由擴散系數、溫度梯度及時間參數共同決定，適用于大面積均勻摻雜場景。

離子注入技術則通過電離雜質原子并經電場加速至高能狀態（數十至數百keV），直接轟擊晶圓表面實現深度可控的摻雜，其核心優勢在于可結合光刻膠掩模實現亞微米級精度的局部摻雜，且通過劑量與能量的精確調控可形成陡峭的雜質分布曲線。

近年來，隨著先進制程向3nm及以下節點推進，離子注入技術持續迭代：高能離子注入機已實現百萬級劑量控制精度，配合多重注入工藝可構建復雜的三維摻雜結構；低溫離子注入技術通過抑制晶格損傷，有效提升超薄晶圓（如SOI結構）的工藝兼容性；而等離子體浸沒離子注入（PIII）等創新方案則通過高密度等離子體源實現更均勻的摻雜效果，成為三維集成電路（3D IC）的關鍵支撐技術。

雜質選擇

在雜質選擇方面，傳統N型雜質（磷、砷）與P型雜質（硼）仍占主導地位，但新興材料體系正拓展摻雜邊界。例如，碳化硅（SiC）與氮化鎵（GaN）等寬禁帶半導體需采用鈮、鉭等高遷移率雜質實現高性能器件；二維材料（如石墨烯、過渡金屬硫化物）則通過表面吸附或嵌入摻雜探索新型載流子調控機制。

此外，量子點摻雜、應變工程摻雜等前沿方向正通過納米尺度雜質分布設計與晶格應變耦合，實現載流子有效質量的精準調控，為后摩爾時代的器件性能突破提供新路徑。這些技術演進不僅鞏固了離子注入在先進制程中的核心地位，更推動著半導體材料與器件設計向更精細、更高效的方向持續發展。