詳解DS90UR903Q/DS90UR904Q：FPD - Link II serializer與deserializer的卓越之選

在電子設計領域，視頻傳輸的高效性和穩定性一直是工程師們關注的重點。今天，我們就來深入探討一下德州儀器（TI）的DS90UR903Q/DS90UR904Q芯片組，它為視頻顯示應用提供了出色的解決方案。

文件下載：ds90ur904q-q1.pdf

產品概述

DS90UR903Q/DS90UR904Q是一組適用于視頻顯示應用的FPD - Link II芯片組，工作在10 MHz至43 MHz的像素時鐘頻率范圍內。其中，DS90UR903Q作為serializer，能將21位寬的并行LVCMOS數據總線轉換為單條高速差分對；而DS90UR904Q作為deserializer，則負責接收單條串行數據流，并將其轉換回21位寬的并行數據總線。這種設計大大簡化了數據傳輸過程，有效解決了并行數據和時鐘路徑之間的偏斜問題，顯著降低了系統成本。

產品特性亮點

高性能數據傳輸

• 寬頻率支持：支持10 MHz至43 MHz的輸入PCLK，數據吞吐量可達210 Mbps至903 Mbps，能夠滿足多種視頻傳輸需求。
• 單差分對互連：采用單差分對互連方式，結合嵌入式時鐘和直流平衡編碼，支持交流耦合互連，可驅動長達10米的屏蔽雙絞線，傳輸距離遠且信號穩定。

靈活配置與監控

• I2C兼容接口：具備I2C兼容的串行接口，可用于設備配置，方便工程師進行靈活設置。
• 硬件地址與狀態報告：擁有單硬件設備尋址引腳和LOCK輸出報告引腳，前者可實現設備的唯一尋址，后者能有效驗證鏈路完整性。

信號質量保障

• 均衡控制：Deserializer輸入提供均衡控制，可補償長距離傳輸中介質帶來的損耗，確保信號質量。
• 直流平衡編碼：內部采用直流平衡編碼/解碼，支持交流耦合互連，進一步增強了信號的穩定性。

電源與兼容性

• 單電源供電：采用1.8V單電源供電，降低了電源設計的復雜度。
• 接口兼容：支持1.8V或3.3V兼容的并行總線接口，能與多種系統接口兼容。

可靠性與安全性

• ESD防護：符合ISO 10605 ESD和IEC 61000 - 4 - 2 ESD標準，具備良好的靜電放電防護能力。
• 汽車級認證：經過AEC - Q100 Grade 2認證，適用于汽車級應用，可靠性高。

規格參數剖析

絕對最大額定值

了解芯片的絕對最大額定值對于確保其安全可靠運行至關重要。DS90UR903Q/DS90UR904Q在不同電壓和溫度條件下都有明確的限制，例如，電源電壓、LVCMOS輸入電壓、CML驅動和接收I/O電壓等都有相應的最大和最小值，超出這些范圍可能會導致設備損壞。

處理額定值

包括存儲溫度范圍、靜電放電等級等參數。該芯片在存儲溫度范圍為 - 65℃至150℃，并具備多種靜電放電防護等級，如人體模型（HBM）、充電設備模型（CDM）、機器模型（MM）等，能有效抵御靜電對設備的損害。

推薦工作條件

為了使芯片達到最佳性能，推薦在特定的電源電壓、溫度和時鐘頻率等條件下工作。例如，電源電壓推薦在1.71V至1.89V（1.8V供電時）或3.0V至3.6V（3.3V供電時），工作溫度范圍為 - 40℃至 + 105℃，PCLK時鐘頻率為10 MHz至43 MHz。

熱信息

提供了芯片的熱阻等參數，如結到環境的熱阻（RθJA）、結到外殼的熱阻（RθJC）等。這些參數有助于工程師進行散熱設計，確保芯片在工作過程中不會因過熱而影響性能。

電氣特性

詳細列出了LVCMOS、CML驅動和接收等不同接口的電氣參數，如輸入電壓、輸出電壓、輸入電流、輸出短路電流等。這些參數是設計電路時的重要依據，工程師需要根據實際需求進行合理選擇和匹配。

詳細設計與功能分析

串行幀格式

DS90UR903Q/904Q芯片組以28位符號的形式傳輸數據，其中包含21位視頻數據和控制信息，CLK1和CLK0代表串行流中的嵌入式時鐘。這種數據格式經過優化，適用于交流耦合鏈路的信號傳輸，數據經過隨機化、平衡和加擾處理，提高了信號的抗干擾能力。

信號質量增強

• 接收器輸入均衡（EQ）：Deserializer的接收器輸入提供了均衡控制功能，可通過寄存器設置調整均衡水平，以補償介質損耗，確保長距離傳輸時的信號質量。
• 減少電磁干擾（EMI）：采用接收器交錯輸出和可編程擴頻時鐘（SSCG）技術，有效減少了輸出同時切換的數量，降低了電源噪聲，并擴展了噪聲頻譜，從而降低了整體EMI。

設備功能模式

• LVCMOS VDDIO選項：用戶可選擇1.8V或3.3V的SER輸入和DES輸出，以適應不同的系統接口。
• 掉電模式：SER和DES都具備掉電模式，可通過PDB輸入引腳進行控制，在設備不工作時節省功耗。此外，還支持自動模式，當PCLK或串行流停止時，設備可自動進入掉電模式，當信號恢復時，又能快速恢復正常工作。
• 像素時鐘邊緣選擇（TRFB/RRFB）：可通過TRFB/RRFB寄存器選擇像素時鐘的邊沿，以滿足不同的應用需求。

編程與寄存器映射

芯片通過集成的I2C從控制器進行編程，ID[x]引腳用于解碼和設置設備的物理從地址。文檔中詳細列出了DS90UR903Q和DS90UR904Q的控制寄存器映射，包括寄存器地址、名稱、位域、讀寫屬性、默認值和描述等信息，工程師可根據需要對設備進行配置。

應用與實現要點

應用信息

DS90UR903Q/904Q芯片組主要用于主機（圖形處理器）和顯示器之間的接口，支持21位并行視頻總線，適用于18位色深（RGB666）的顯示格式。同時，該芯片組也支持相機應用，可將CMOS圖像傳感器的數據傳輸到主機控制器。

典型應用設計

• 連接方式：在典型應用中，SER的CML輸出需要通過0.1 μF的交流耦合電容連接到線路，線路驅動器包含內部終端；DES的CML輸入同樣需要使用0.1 μF的耦合電容，接收器也提供內部終端。此外，系統GPO信號可控制PDB和MODE端子，可選的串行總線控制用于設備配置。
• 交流耦合：芯片組僅支持交流耦合互連，需在FPD - Link II信號路徑中串聯外部交流耦合電容。為了減少封裝寄生效應導致的信號質量下降，建議使用最小可用封裝的電容。
• 上電要求：上電時，VDDIO電源需先達到預期工作電壓（1.8V或3.3V），然后其他電源（VDDn）再開始上升。同時，需在VDD電源穩定后延遲并釋放PDB輸入信號，可通過外部RC網絡實現。
• 傳輸介質：建議使用屏蔽雙絞線（STP）電纜，其差分阻抗為100Ω，線規為24 AWG或更低。使用匹配差分阻抗的電纜和連接器可減少阻抗不連續性，提高信號傳輸質量。芯片組在43 MHz、10米長度的電纜上可實現最佳驅動性能，隨著電纜長度縮短，最大信號速率可提高至50 MHz。

布局與電源建議

• 布局指南：電路板布局應確保為設備提供低噪聲的電源饋送，將高頻或高電平輸入輸出分開，以減少雜散噪聲拾取、反饋和干擾。建議使用至少四層板，包含電源和接地平面，將LVCMOS信號與差分線分開，采用緊密耦合的100Ω差分線進行互連。
• 電源建議：芯片設計為從1.8V輸入核心電壓電源供電，部分設備為不同電路部分提供單獨的電源和接地端子，以隔離開關噪聲影響。建議使用外部旁路電容，包括RF陶瓷和鉭電解電容，以提供有效的電源濾波。

總結

DS90UR903Q/DS90UR904Q芯片組憑借其高性能的數據傳輸能力、靈活的配置選項、良好的信號質量保障和可靠性，為視頻顯示應用提供了全面的解決方案。在實際設計過程中，工程師需要充分了解芯片的特性和規格參數，合理進行電路設計、布局和電源管理，以確保系統的穩定運行和最佳性能。希望本文能為各位工程師在使用該芯片組時提供有價值的參考。你在使用DS90UR903Q/DS90UR904Q芯片組的過程中遇到過哪些問題呢？歡迎在評論區分享你的經驗和見解。