因近期很多工程師朋友想了解HBM、MM、CDM有什么區別？想弄明白先看下名字， HBM（Human Body Model）、MM（Machine Model）和CDM（Charged Device Model）是三種用于評估集成電路（IC）靜電放電（ESD, Electrostatic Discharge）標準模型。它們模擬了不同場景下靜電放電對芯片造成的損害，因此在芯片設計、封裝和制造過程中都具有重要意義。 下面從物理機制、測試波形、應用場景以及實際設計中的重要性幾個方面來對比這三種模型：

一、ESD模型核心區別對比表

關鍵區別總結：

HBM是“外部電源→芯片”，電流路徑經過 ESD保護器件；

CDM是“芯片自身→地”，放電路徑可能繞過 ESD結構，直接流經內部電路；

MM因現實中極少發生且與 CDM重疊，JEDEC已建議不再使用（JEP157）。

現代先進工藝（≤28nm）中，CDM成為主要失效模式，因其放電速度極快、能量集中、路徑不可控。

二、在具體實際設計中哪個更關鍵？——按領域優先級排序

答案取決于產品類型和技術節點，但對于現代絕大多數電子產品，CDM已成為首要關注點。

關鍵結論：

沒有“絕對更關鍵”，只有“場景優先級”：

1、HBM（人體模型）是通用基礎門檻和強制性要求。它保證了器件在裝配、測試、搬運等人工操作環節的基本生存能力。任何面向市場的芯片都必須聲明其HBM等級（如±2kV）。（所有領域都需滿足，否則無法通過認證）；

2、CDM（充電器件模型）是最為關鍵且挑戰性最大。原因如下：

工藝進步：隨著芯片工藝演進至納米級，柵氧化層厚度僅數個原子層，其擊穿電壓大幅下降，極易被CDM的高壓脈沖擊穿。

失效主因：行業數據表明，在先進的封裝和制造流程中，CDM是導致芯片ESD失效的首要原因，占比超過60%。

防護難點：CDM放電源于芯片內部，外部保護電路難以完全有效，必須在芯片內部的I/O電路和電源軌上設計專門的CDM保護結構（如基于二極管、GGNMOS、RC觸發的SCR等），這對芯片設計提出了核心要求。

（芯片制程越先進，CDM權重越高）；

3、MM（機器模型）是重要性已顯著下降。主要針對早期自動化程度不高、金屬夾具較多的產線。現代高度自動化的SMT產線環境控制良好，MM風險降低，許多新標準已不再將其作為強制性要求。

總結：一個穩健的設計必須通過HBM門檻，但設計的魯棒性上限和可靠性瓶頸往往由CDM防護能力決定。

三、不同領域產品ESD設計要點與品牌器件選型案例

1.消費電子領域(手機、筆記本、穿戴設備)

核心風險：HBM(用戶接觸) + CDM(制造/組裝)雙高風險

設計原則：接口防護選低電容器件，內部芯片強化CDM防護

品牌器件選型：

設計案例：iPhone 16系列采用RCLAMP0524P保護USB-C接口，同時要求主芯片(如A17 Pro)滿足HBM 8kV/CDM 10kV等級，通過內部ESD鉗位電路強化防護。

2.汽車電子領域(ADAS、BMS、車載通信)

核心風險：HBM(維修/插拔) +系統級ESD(IEC 61000-4-2)，部分場景CDM風險

設計原則：車規級AEC-Q200認證，高可靠性，寬溫度范圍(-40℃~125℃)

品牌器件選型：

設計案例：特斯拉Model 3的ADAS系統采用UClamp1211P系列保護CAN總線，同時要求傳感器芯片滿足HBM 15kV/CDM 5kV，確保在極端環境下的可靠性。

3.工業電子領域(PLC、電機驅動、工業通信)

核心風險：HBM(現場操作) + ESD/浪涌復合風險，工業環境更嚴苛

設計原則：高電壓耐受，高電流容量，抗電磁干擾

品牌器件選型：

設計案例：西門子S7-1200 PLC采用華悅芯RCLAMP3640P保護RS485端口，同時內部IO模塊滿足HBM 15kV/CDM 5kV，確保在工廠電磁環境下穩定運行。

4.通信設備領域(基站、光模塊、路由器)

核心風險：CDM(高速芯片制造) +系統級ESD，高速信號對電容敏感

設計原則：超低電容(<0.3pF)，高防護等級，支持高頻傳輸

品牌器件選型：

設計案例：華為5G基站AAU單元采用力特SP3016-04UTG保護射頻端口，同時ASIC芯片滿足HBM 8kV/CDM 10kV，保障高速信號傳輸與ESD防護平衡。

四、ESD設計通用原則與選型建議

A、快速定位需求

應用領域+具體產品（如“消費電子-手機Type-C”“工業-PLC輸入”）？

防護等級：消費電子(HBM≥8kV, CDM≥5kV)，汽車/工業(HBM≥15kV, CDM≥5kV)

限制條件（封裝尺寸、工作電壓、是否車規/工業級）。

工作電壓(Vrwm)：略高于被保護信號/電源電壓

結電容(Cj)：高速信號(<0.5pF)，普通信號(<5pF)

布局關鍵技巧：

ESD器件靠近接口放置，接地線最短(≤5mm)

高速差分線(如USB4/PCIe)對稱布局，避免ESD器件影響阻抗匹配

3、電源與信號防護分離，避免相互干擾。

五、總結

HBM、MM、CDM本質都是模擬不同靜電放電場景，其中CDM因上升時間最快、峰值電流最高，對先進工藝芯片破壞性最強，是當前設計重點關注對象；而MM模型因技術冗余已逐步退出歷史舞臺。

不同領域產品應根據自身ESD風險特點，結合華悅芯、力特等品牌的專用ESD防護器件，在設計初期就融入ESD防護策略，而非后期補救。例如消費電子側重低電容高速信號防護，汽車電子強調AEC-Q200認證和寬溫特性，工業設備注重抗浪涌與ESD復合防護，通信設備則追求超低電容與高頻性能平衡。

審核編輯 黃宇