SN65DSI83：MIPI DSI至FlatLink LVDS橋接器的設計指南

在當今的電子設備中，顯示接口的兼容性和性能至關重要。SN65DSI83作為一款MIPI DSI至FlatLink LVDS的橋接器，為解決不同顯示接口之間的轉換問題提供了有效的解決方案。本文將深入探討SN65DSI83的特性、功能、應用以及設計要點，幫助電子工程師更好地理解和應用這款器件。

文件下載：sn65dsi83.pdf

一、SN65DSI83特性概述

SN65DSI83實現了MIPI? D - PHY版本1.00.00物理層前端和顯示串行接口 (DSI) 版本1.02.00。它具有單通道MIPI D - PHY接收器前端配置，每個通道有4條信道，每條信道運行速率達1Gbps，最大輸入帶寬為4Gbps。該橋接器可解碼MIPI DSI 18bpp RGB666和24bpp RGB888視頻流，并將其轉換為兼容FlatLink的LVDS輸出，像素時鐘范圍為25MHz至154MHz，提供單鏈路LVDS輸出。

其特性還包括支持多種分辨率，如高達60fps WUXGA 1920×1200 (18bpp和24bpp彩色) ，也適合60fps 1366×768/1280×800 (18bpp和24bpp) 分辨率的應用。此外，它還具有低功耗特性，如關斷模式、精簡LVDS輸出電壓擺幅、共模和MIPI超低功耗狀態 (ULPS) 支持，同時支持LVDS通道交換和LVDS引腳順序反轉功能，方便PCB布線。

二、功能詳細解析

2.1 時鐘配置與乘法器

FlatLink LVDS時鐘可源自DSI通道A時鐘或外部參考時鐘源。當使用MIPI D - PHY通道A HS時鐘作為LVDS時鐘源時，D - PHY時鐘通道必須工作在HS自由運行 (連續) 模式，這可減少對外部參考時鐘的需求，降低系統成本。通過本地I2C接口對相關寄存器進行編程，可選擇時鐘源并設置相應的分頻或倍頻因子，同時要設置LVDS_CLK_RANGE和CH_DSI_CLK_RANGE以確保內部PLL正常工作，最后使能PLL_EN位。

2.2 ULPS模式

SN65DSI83支持MIPI定義的ULPS。在ULPS模式下，可通過I2C接口訪問CSR寄存器。進入和退出ULPS模式需遵循特定序列，主機需向所有啟用的DSI CLK和數據通道發送相應的進入和退出序列，等待PLL鎖定，設置軟復位位后，設備才能恢復正常運行。

2.3 LVDS模式生成

該器件支持在LVDS通道上進行模式生成，可用于測試LVDS輸出路徑和LVDS面板。通過設置地址0x3C的CHA_TEST_PATTERN位可啟用此功能，啟用后不接收DSI數據。LVDS測試模式生成有三種模式，由寄存器配置決定。

2.4 設備功能模式

2.4.1 復位實現

當EN引腳為低電平時，SN65DSI83處于關機或復位狀態，此時CMOS輸入被忽略，MIPI D - PHY輸入禁用，輸出為高阻抗。為確保設備正常啟動，需在VCC電源達到最小工作電壓后，將EN輸入從低電平轉換為高電平，可通過控制信號或外部電容實現。

2.4.2 初始化序列

正確的初始化序列對SN65DSI83的正常運行至關重要。包括上電、設置DSI時鐘和數據通道狀態、設置EN引腳、初始化CSR寄存器、使能PLL、軟復位等步驟，部分步驟有最小推薦延遲。

2.4.3 LVDS輸出格式

SN65DSI83處理DSI數據包并以行業標準格式將視頻數據驅動到FlatLink LVDS接口，支持單鏈路LVDS。在無視頻流數據傳輸時，仍會維持垂直同步和水平同步狀態，并傳輸零值像素數據。

2.4.4 DSI通道合并

該器件支持四個DSI數據通道，可配置為支持每個通道1、2或3個DSI數據通道。未使用的DSI輸入引腳需保持未連接或驅動到LP11狀態，在HS模式下合并數據通道接收到的字節以形成攜帶視頻流的數據包。

2.4.5 DSI像素流數據包

SN65DSI83可處理每個通道的18bpp (RGB666) 和24bpp (RGB888) DSI數據包，支持突發視頻模式和非突發視頻模式，要求像素流數據包包含整數個像素，建議在一個像素流數據包中傳輸一整行掃描線。

2.5 寄存器映射

SN65DSI83的許多功能由控制和狀態寄存器 (CSR) 控制，所有CSR寄存器可通過本地I2C接口訪問。不同的寄存器用于控制復位、時鐘、DSI配置、LVDS輸出、視頻參數等，使用時需注意保留或未定義的位字段不要修改，以免設備工作異常。

三、應用與實現

3.1 應用信息

SN65DSI83主要針對便攜式應用，如平板電腦和智能手機等采用MIPI DSI視頻格式的設備。可用于連接具有DSI輸出的GPU和具有LVDS輸入的視頻面板。

3.1.1 視頻停止和重啟序列

當系統需要停止向顯示器輸出視頻時，需清除PLL_EN位，停止DSI輸入的視頻流，并將所有DSI數據通道驅動到LP11，同時保持DSI CLK通道在HS狀態。重啟視頻流時，需重新啟動DSI輸入的視頻流，設置PLL_EN位，等待至少3ms，然后設置軟復位位。

3.1.2 反向LVDS引腳順序選項

為方便PCB布線，可通過配置寄存器編程反轉LVDS通道A的引腳順序，只需設置地址0x1A的位5 CHA_REVERSE_LVDS。

3.1.3 IRQ使用

SN65DSI83提供IRQ引腳，用于指示DSI上發生的某些錯誤。通過IRQ_EN位 (CSR 0xE0.0) 啟用IRQ輸出，當DSI上發生錯誤且相應的錯誤使能位和IRQ_EN位都設置時，IRQ引腳將被置位，通過向相應的錯誤狀態位寫入1可清除錯誤。

3.2 典型應用

以一個單通道DSI接收器將單通道DSI應用處理器連接到支持1280×800 WXGA分辨率、60幀每秒的LVDS單鏈路18位每像素面板的典型應用為例，需明確設計參數，如VCC電壓、時鐘源、DSI和LVDS通道配置等，并將面板所需的視頻分辨率參數編程到SN65DSI83器件中。

3.3 詳細設計步驟

包括將水平和垂直活動像素數、同步脈沖寬度、前后沿等參數編程到相應的寄存器中，設置LVDS時鐘源和分頻因子，使能內部PLL等。還可通過設置CHA_TEST_PATTERN位啟用模式生成功能，并配置相應的寄存器。

四、電源供應建議

4.1 VCC電源

每個VCC電源引腳都應盡可能靠近SN65DSI83器件連接一個100nF的接地電容，建議使用一個1μF至10μF的大容量電容，并將引腳連接到實心電源平面。

4.2 VCORE電源

VCORE引腳同樣需要連接一個100nF的接地電容，建議使用大容量電容并連接到實心電源平面。

五、布局設計要點

5.1 封裝特定要求

對于ZXH封裝，為降低電源噪聲，需在SN65DSI83器件電源引腳附近提供良好的去耦。使用四個陶瓷電容 (2 × 0.1μF和2 × 0.01μF) 可獲得較好的性能，至少應在器件附近安裝一個0.1μF和一個0.01μF的電容，并盡量減少去耦電容與器件電源輸入引腳之間的走線長度。

5.2 差分對布線

差分對必須以受控的100Ω差分阻抗 (± 20%) 或50Ω單端阻抗 (±15%) 進行布線。要遠離其他高速信號，保持長度匹配在5mils以內，每對之間至少間隔3倍的信號走線寬度，盡量減少差分走線中的彎曲，使用彎曲時要使左右彎曲數量相等且彎曲角度≥ 135度，將所有差分對布在同一層，盡量減少過孔數量，將走線布在靠近接地平面的層，避免差分對跨越任何平面分割。如果使用測試點，必須串聯且對稱放置。

5.3 接地設計

建議在設計中僅使用一個主板接地平面，為信號走線提供最佳的鏡像平面，SN65DSI83的散熱焊盤必須通過過孔連接到該平面。

六、總結

SN65DSI83作為一款功能強大的MIPI DSI至FlatLink LVDS橋接器，為電子工程師在解決不同顯示接口轉換問題時提供了多種特性和功能。在實際應用中，工程師需要深入理解其特性、功能和設計要點，合理進行時鐘配置、電源供應、布局設計等，以確保設備的性能和穩定性。同時，要注意遵循相關的操作序列和寄存器配置要求，避免因不當操作導致設備工作異常。希望本文能為電子工程師在使用SN65DSI83進行設計時提供有價值的參考。

大家在使用SN65DSI83進行設計的過程中，遇到過哪些問題呢？歡迎在評論區分享交流。