汽車用單通道MIPI? DSI轉雙鏈路LVDS橋接器——SN65DSI84-Q1 深度剖析

在當今電子技術飛速發展的時代，汽車電子領域對于高效、穩定的數據傳輸解決方案的需求日益增長。SN65DSI84-Q1作為一款汽車用單通道MIPI? DSI轉雙鏈路LVDS橋接器，憑借其卓越的性能和豐富的特性，成為眾多汽車電子設計工程師的理想之選。今天我們就來深入探討這款橋接器的相關特性、應用及設計要點。

文件下載：sn65dsi84-q1.pdf

1. SN65DSI84-Q1特性概覽

1.1 汽車級標準與兼容性

SN65DSI84-Q1完全符合汽車類應用的嚴格要求。它具備符合AEC - Q100標準的多項特性，如器件溫度等級2，可在 -40°C至105°C的環境運行溫度范圍內穩定工作；器件HBM ESD分類等級3A和器件CDM ESD分類等級C6，這使得它能有效抵御靜電干擾，保障在復雜汽車環境下的可靠性。此外，它實現了MIPI D - PHY版本1.00.00物理層前端和顯示屏串行接口(DSI) 版本1.02.00，為數據傳輸提供了強大的標準支持。

1.2 數據處理與顯示能力

單通道DSI接收器每通道可靈活配置1、2、3或4條D - PHY數據信道，每條信道的運行速率高達1Gbps，能夠高效處理高速數據傳輸。它支持RGB666和RGB888格式的18bpp與24bpp DSI視頻流，適用于60fps WUXGA 1920 × 1200分辨率(18bpp和24bpp顏色) 以及60fps 1366 × 768分辨率(18bpp和24bpp顏色) 的顯示需求，為高清顯示提供了有力保障。

1.3 輸出配置與時鐘選項

針對單鏈路或雙鏈路LVDS的輸出配置，該橋接器支持單通道DSI轉單鏈路LVDS的操作模式，雙鏈路或單鏈路模式下LVDS輸出時鐘范圍為25MHz到154MHz。LVDS像素時鐘可采用自由運行持續D - PHY時鐘或外部基準時鐘(REFCLK)，這種靈活的時鐘配置方式，能滿足不同設計場景對時鐘信號的要求。

1.4 低功耗與PCB優化特性

采用1.8V主$V_{CC}$電源，具備低功耗特性，包括關斷模式、低LVDS輸出電壓擺幅、共模以及MIPI超低功耗狀態(ULPS) 支持，有效降低了系統功耗。同時，針對簡化印刷電路板(PCB) 走線的LVDS通道交換(SWAP) 和LVDS引腳順序反向特性，為PCB設計提供了更多便利，減少了布線難度和成本。

1.5 封裝形式

采用64引腳10mm × 10mm HTQFP (PAP) 封裝PowerPAD? IC封裝，這種封裝形式在保證性能的同時，也便于安裝和焊接。

2. 應用領域廣泛

SN65DSI84-Q1的應用領域十分廣泛，涵蓋了汽車電子的多個方面。它可用于集成顯示屏的信息娛樂系統主機、具有遠程顯示屏的信息娛樂系統主機、后座信息娛樂系統等，為車內乘客提供豐富的娛樂體驗。同時，在混合動力汽車儀表板、便攜式導航設備(PND) 以及工業人機界面(HMI) 和顯示屏等領域也能發揮重要作用，滿足不同場景下的數據轉換和顯示需求。

3. 詳細技術解析

3.1 工作原理

SN65DSI84-Q1具有一個單通道MIPI D - PHY接收器前端配置，每個通道上有4條信道，每條信道運行速率為1Gbps，最大輸入帶寬為4Gbps。它能夠解碼MIPI? DSI 18bpp RGB666和24bpp RGB888包，并將格式化視頻數據流轉換為LVDS輸出(像素時鐘范圍為25MHz至154MHz)，從而提供雙鏈路LVDS或單鏈路LVDS(每個鏈路具有4個數據信道)。

3.2 時鐘配置與控制

LVDS時鐘的來源有兩種選擇，既可以從DSI通道A時鐘獲取，也可以使用外部參考時鐘源。當選擇MIPI D - PHY通道A HS時鐘作為LVDS時鐘源時，D - PHY時鐘車道必須工作在HS自由運行(連續)模式，這樣可以省去外部參考時鐘，降低系統成本。參考時鐘源的選擇通過HS_CLK_SRC (CSR 0x0A.0) 經本地I2C接口編程實現。若選擇外部參考時鐘，它將被REFCLK_MULTIPLIER (CSR 0x0B.1:0) 中的因子相乘來生成LVDS輸出時鐘；若選擇DSI通道A時鐘，則會被DSI_CLK_DIVIDER (CSR 0x0B.7:3) 中的因子相除來生成LVDS輸出時鐘。同時，LVDS_CLK_RANGE (CSR 0x0A.3:1) 和CH_DSI_CLK_RANGE(CSR 0x12) 必須分別設置為LVDS輸出時鐘和DSI通道A輸入時鐘的頻率范圍，以確保內部PLL正常工作。設置完成后，需將PLL_EN (CSR 0x0D.0) 設置為使能內部PLL。

3.3 ULPS模式

SN65DSI84-Q1支持MIPI定義的超低功耗狀態(ULPS)。在ULPS模式下，CSR寄存器仍可通過I2C接口訪問。要使SN65DSI84-Q1進入ULPS模式，需向所有啟用的DSI通道的DSI CLK和/或DSI數據車道發送ULPS序列。進入和退出ULPS模式需要遵循特定的序列：

1. 主機向所有啟用的DSI CLK和數據車道發送ULPS進入序列。
2. 當主機準備退出ULPS模式時，向所有在正常操作中必須活躍的DSI CLK和數據車道發送ULPS退出序列。
3. 等待至少3 ms。
4. 設置SOFT_RESET位 (CSR 0x09.0)。
5. 設備恢復正常操作(即面板上的視頻流恢復)。

3.4 LVDS模式

該橋接器支持LVDS通道的模式，可用于測試系統平臺中的LVDS輸出路徑和LVDS面板。通過設置地址0x3C處的CHA_TEST_PATTERN位，可以啟用模式。在模式下，不會接收DSI數據。LVDS測試模式生成有三種模式，模式由寄存器配置決定。

3.5 功能模式與初始化

SN65DSI84-Q1具有多種功能模式。當EN引腳為低電平時，設備處于SHUTDOWN或RESET狀態，此時CMOS輸入被忽略，MIPI? D - PHY輸入被禁用，輸出為高阻抗。在$V_{CC}$電源達到最小工作電壓后，EN輸入必須從低電平轉換為高電平。初始化SN65DSI84-Q1需要遵循特定的初始化序列，包括電源開啟、設置DSI時鐘和數據車道狀態、初始化CSR寄存器、設置PLL_EN位、設置SOFT_RESET位等步驟，以確保設備正常工作。

4. 應用與設計要點

4.1 應用信息

SN65DSI84-Q1主要針對便攜式應用，如平板電腦和智能手機等使用MIPI DSI視頻格式的設備。它可以應用于GPU與LVDS輸入的視頻面板之間，實現數據格式的轉換。在視頻停止和重啟序列中，停止輸出視頻時，需清除PLL_EN位，停止DSI輸入的視頻流，并將所有DSI數據車道驅動到LP11，同時保持DSI CLK車道在HS狀態；重啟視頻流時，需重新啟動DSI輸入的視頻流，設置PLL_EN位，等待至少3 ms，然后設置SOFT_RESET位。此外，該橋接器支持通過配置寄存器編程來交換/反轉LVDS通道或引腳順序，方便PCB布線。其IRQ引腳可用于指示DSI上發生的某些錯誤，通過設置IRQ_EN位 (CSR 0xE0.0) 啟用IRQ輸出。

4.2 典型應用設計

以一個典型的單通道DSI接收器應用為例，將單通道DSI應用處理器與支持1920 x 1200 WUXGA分辨率、60幀每秒的LVDS雙鏈路18位每像素面板進行接口。在設計過程中，需要將面板所需的視頻分辨率參數編程到SN65DSI84-Q1中，如CHA_ACTIVE_LINE_LENGTH_LOW、CHA_ACTIVE_LINE_LENGTH_HIGH、CHA_HSYNC_PULSE_WIDTH_LOW等寄存器的值。同時，要根據實際情況選擇合適的時鐘源，并設置相應的寄存器，如LVDS_CLK_RANGE、HS_CLK_SRC、DSI_CLK_DIVIDER等，以確保內部PLL正常工作。

4.3 電源與布局建議

在電源供應方面，每個$V_{CC}$電源供應引腳和VCORE電源引腳都必須連接一個100 - nF的接地電容，并盡可能靠近SN65DSI84-Q1設備。建議使用一個1 μF至10 μF的大容量電容，并將引腳連接到堅固的電源平面，以減少電源噪聲。在PCB布局方面，對于ZQE封裝，要在SN65DSI84Q1設備電源引腳附近提供良好的去耦，可使用四個陶瓷電容器(2 × 0.1 μF和2 × 0.01 μF) 以獲得良好的性能。差分對的布線要遵循嚴格的規則，如控制100 - Ω差分阻抗(± 20%) 或50 - Ω單端阻抗(±15%)，保持長度匹配，避免靠近其他高速信號，減少彎曲和過孔數量等。同時，建議只使用一個電路板接地平面，并將SN65DSI84-Q1的散熱墊通過過孔連接到該平面。

5. 總結與展望

SN65DSI84-Q1作為一款高性能的汽車用單通道MIPI? DSI轉雙鏈路LVDS橋接器，憑借其豐富的特性、廣泛的應用領域和詳細的設計指導，為汽車電子和相關工業領域的數據轉換和顯示提供了可靠的解決方案。在實際設計過程中，工程師們需要充分了解其各項特性和參數，結合具體應用場景進行合理的配置和布局，以確保系統的性能和穩定性。隨著汽車電子技術的不斷發展，相信SN65DSI84-Q1將在更多的應用中發揮重要作用，為我們帶來更加優質的視覺體驗和數據傳輸服務。

各位工程師朋友們，在使用SN65DSI84-Q1的過程中，你們遇到過哪些有趣的問題或者有什么獨特的設計經驗呢？歡迎在評論區分享交流！