新思科技近日榮獲 Frost & Sullivan 頒發的“2025年度模擬存內計算技術創新領導者”稱號，充分體現了公司在AI驅動的模擬與混合信號（AMS）EDA 解決方案領域的領先實力。這一榮譽不僅展示了新思科技在戰略規劃、技術創新和客戶合作方面的持續努力，也反映出其積極應對半導體設計新挑戰的能力。隨著芯片架構越來越重視模擬特性，AI 訓練所需的高速數據傳輸、汽車 V2X 通信以及 5G 和物聯網中的射頻應用，都讓模擬設計變得至關重要。如今，幾乎所有先進系統都離不開模擬模塊，行業對精準、高效、可擴展的 AMS 設計需求空前高漲。新思科技憑借現代化、集成化的 AMS 設計平臺，幫助客戶更快、更好地應對這些挑戰，并為未來創新打下堅實基礎。

模擬設計需求為何會激增？

現代芯片設計正受到人工智能、互聯互通以及汽車應用趨勢的主導，這些領域都對模擬前端和混合信號 IP 提出了新的要求。AI訓練和推理需要在計算節點之間傳輸海量數據。超大規模數據中心和 AI 加速器依賴超高速 I/O 來滿足不斷增長的帶寬需求。為此，下一代 SerDes 物理層（PHY）必須具備每通道 100 Gbps 甚至更高的能力。事實上，生成式 AI 和大型語言模型的帶寬需求正在推動 SerDes 標準從 56G/112G 提升至 224G 甚至更高。每一次 SerDes 速率的翻倍，都會帶來信號完整性和模擬設計方面的巨大挑戰。

與此同時，汽車和物聯網的蓬勃發展正在加速模擬技術的深度融合。智能網聯和自動駕駛汽車配備了雷達、激光雷達和攝像頭等多種傳感器，并通過5G/C-V2X實現車聯網（V2X）通信。這些系統不僅需要高性能射頻前端，還依賴高速ADC/DAC和定制PHY，推動模擬與混合信號SoC的廣泛應用。在移動和無線領域，5G/6G射頻收發器以及Wi-Fi 6/7組件的持續擴展，更是讓模擬IP需求呈現爆發式增長

簡而言之，從人工智能到汽車再到無線通信，幾乎所有現代應用都離不開先進的模擬和混合信號（AMS）設計。這股技術潮流正在引發前所未有的復雜性和設計量激增，讓模擬重新回到創新的核心舞臺。

模擬與混合信號設計面臨哪些挑戰？

如今，模擬設計依然是一項高度依賴人工、充滿挑戰的工作。模擬電路對工藝偏差、溫度變化以及寄生效應極為敏感，每個器件的性能都需要精心調校。最新分析指出，模擬/混合信號驗證是導致芯片返工的“主要原因”之一。與數字電路不同，邏輯仿真通常可以快速完成，而模擬電路往往需要進行SPICE 級電路仿真，覆蓋數百個工藝角和蒙特卡洛分析。運行成千上萬種 PVT（工藝、電壓、溫度）組合的 SPICE 仿真，在傳統授權模式下可能需要耗費數月時間。即使是單個模擬模塊，達到簽核精度也可能需要數天甚至數周。

模擬設計流程同樣需要大量人工投入。設計人員通常需要手動調整晶體管尺寸和版圖以滿足規格，并編寫定制驗證腳本或進行協同仿真。正如 Semiengineering 的一項調查指出，“模擬設計仍然是一項由專家手工完成的工作”，并未跟上數字設計自動化的步伐。模擬電路的布局和布線也往往緩慢且高度定制化。這種手工負擔不僅拉長了項目周期，還限制了迭代次數：如果一次 SPICE 仿真需要耗費數天，那么單次模擬調試就可能讓團隊延誤數周。

模擬設計的三大核心挑戰：

復雜性與工藝差異：每個模擬子模塊（如 ADC、PLL、SerDes 前端）都有大量設計參數，需要覆蓋電壓、溫度、老化等各種工況，仿真需求成倍增加。同時，線性度、噪聲、增益等性能指標必須人工平衡。

仿真時間過長：高精度簽核通常依賴 SPICE 或 FastSPICE 仿真，如果沒有加速技術，數百萬晶體管可能占用 CPU 核心數天甚至數周。

驗證缺乏自動化：模擬設計缺少統一驗證框架，開發者常常將模擬模塊“甩給后端”，導致集成階段出現意外。模擬與數字測試平臺的融合仍在不斷探索中。

隨著每顆芯片中的模擬模塊不斷增加，這些挑戰也在加劇。模擬模塊嵌入到混合信號 SoC 后，錯誤和性能瓶頸成倍增加。要突破這些限制，行業亟需一種全新的設計范式——引入自動化、更高抽象層次，以及AI驅動的模擬設計方法。

模擬設計模式正在被重新定義

傳統的模擬設計模式，以在項目末期交付獨立模塊為特點，正在迅速被一種以系統為中心、數字化為核心的新方法取代。

模擬設計的數字化：越來越多的模擬功能開始融入數字或可編程元素。例如，帶有數字校準環路的 ADC、采用 DSP 提升性能的數字輔助運算放大器、射頻中的片上 DPLL/DFT，以及完全可編程的模擬 IP 。模擬組件也越來越多地在數字化框架中進行驗證。正如專家所指出，現代模擬模塊（如帶數字校準環路的 ADC 或帶數字微調邏輯的電壓調節器）需要更早、更數字化的驗證。在實際設計中，開發者正在創建混合信號測試平臺，讓模擬模塊在數字激勵下運行，并廣泛采用協同仿真。這種趨勢正在模糊模擬與數字設計流程之間的界限。

設計工具的現代化：模擬設計正加速向先進工藝節點（28nm及以下）和更復雜的制程（如FinFET、FD-SOI）遷移，甚至光子學等新興領域也開始融入模擬設計流程。與此同時，企業正在從傳統的自研腳本轉向商業化的模擬 EDA 工具。新一代工具不僅集成了機器學習和人工智能，還支持異構計算，為模擬設計帶來更高效、更智能的體驗。

盡管模擬設計工具取得了顯著進步，但與數字設計相比仍存在差距：模擬設計周期平均比數字慢約 2 至 3 倍。行業亟需具備數字感知能力、由 AI 驅動的模擬設計工具來縮小這一差距。這類工具必須能夠原生支持數字與模擬混合場景，并通過 AI 和優化技術（如基于機器學習的電路調優、替代模型）減少傳統的“暴力仿真”工作量。總體來看，模擬設計正從組件級、依賴手工的“工藝藝術”，逐步演變為自動化、系統級的工程實踐，但要完全追平數字設計的生產力仍有很長的路要走。

新思科技引領模擬設計進入 AI 時代

為了應對這些趨勢和挑戰，新思科技將其模擬與混合信號 EDA 平臺擴展為一個由 AI 驅動、支持異構計算的生態系統。其核心要素包括：

AI 驅動的優化（ASO.ai）：新思科技的 ASO.ai 利用機器學習自動化模擬設計任務，從器件尺寸調整、版圖優化到工藝角分析，全面提升效率。ASO.ai 真正將AI的力量引入模擬設計，加速那些傳統上需要專家手工調優的流程。例如，在將模擬IP遷移到新工藝節點時，ASO.ai 能夠自動探索數千種尺寸組合，并智能推薦最佳參數，大幅縮短調優時間。

GPU加速仿真：PrimeSim 仿真器充分利用 GPU 和多核 CPU，大幅縮短 SPICE 仿真時間。現在，電路設計人員可以高效處理大型后仿電路，并保持 SPICE 級精度，實現更快的運行速度和簽核精度。在實際應用中，GPU 加速的 SPICE 仿真可以將原本需要數天的模擬仿真縮短至數小時，使設計人員能夠進行更多迭代。例如，有案例顯示，通過在 GPU 上啟用PrimeSim，存儲器時序分析從 19 天縮短至 4 天，實現了 5 倍加速。

統一開放的平臺：新思科技致力于打造現代化、開放的芯片設計平臺，全面支持領先晶圓廠的 PDK（包括臺積電、格芯、三星等），覆蓋 28nm 及以下先進工藝節點，確保設計人員能夠在先進制程中原生使用PrimeSim、Custom Compiler 等工具。該平臺支持模擬/數字混合設計流程（通過工具互操作性），并提供強大 API 實現擴展。這種開放性使客戶能夠將新思科技的模擬工具與數字流程無縫集成，打造完整的 SoC 設計體驗。

生產力提升：新工具的組合帶來了顯著的效率飛躍。客戶案例顯示，模擬電路驗證的運行時間從過去的數天甚至數周，縮短到僅需數小時或數天。另一位用戶在遷移到新流程后，整體運行時間提升了 12 倍。通常模擬密集型項目驗證收斂速度提升 2–5 倍，整體生產力提高 5–10 倍，同時保持簽核精度。例如，領先 IP 供應商 M31 在采用 Synopsys Cloud 和 PrimeLib 后，IC 特性分析時間縮短了 15 倍，首次流片良率提升 77%。

新思科技的戰略是將深厚的模擬設計經驗與數字時代的先進工具相結合。通過在 AMS 產品中融入 AI/機器學習和高性能計算，新思科技幫助模擬設計團隊更快迭代、更早閉環，并按時完成緊湊的項目進度。

獨有的差異化技術，讓模擬設計贏在起跑線

新思科技提供了一系列獨有技術，這些技術在其他 EDA 工具套件中無法找到，專門用于解決模擬設計中的關鍵難題：

實時視圖切換（RTVS）：在混合信號仿真中，通常會涉及大型數字測試平臺和少量模擬模塊。RTVS 使仿真器能夠在運行過程中動態切換抽象的數字模型和詳細的模擬模型。在協同仿真過程中，關鍵的模擬模塊僅在需要時以完整的 SPICE 視圖進行仿真，而在其他時間則用更快的數字邏輯模型替代。這種方式在保持關鍵階段精度的同時，顯著縮短仿真時間。正如新思科技博客所指出，RTVS“通過在數字和模擬抽象之間動態切換，幫助加速混合信號驗證”。將這種數字化設計和驗證技術融入混合信號開發流程，可以實現流程前移，加快整體設計周期。

PrimeSim混合時序（面向高帶寬存儲）：HBM、DDR 以及閃存等存儲 IP 通常包含定制模擬電路（如I/O驅動器、感應放大器等），并且需要結合片上電源和 IR 壓降進行精細的時序分析。PrimeSim 混合時序是一種創新流程，將 SPICE 仿真與快速時序分析相結合。在 NAND Flash 的應用中，該技術實現了“以數字速度完成定制電路仿真”，有效緩解 SPICE 瓶頸。其核心理念是在關鍵模擬路徑上進行晶體管級仿真，而設計的大部分區域采用快速靜態時序分析，從而使存儲接口的簽核時序速度提升數個數量級——這對于大容量 HBM 堆疊尤為重要。

新思科技 NanoTime（晶體管級靜態時序分析）：傳統的 STA 工具主要針對綜合后的邏輯門，而非模擬晶體管。NanoTime 填補了這一空白，能夠執行晶圓廠認證的晶體管級時序和信號完整性分析。它會對全定制電路和 IP 模塊中的所有內部時序路徑及噪聲耦合進行全面分析。例如，NanoTime 可以在無需 RTL 的情況下驗證復雜的模擬數據通路或嵌入式 SRAM 的時序。隨后，NanoTime 會生成時序模型并傳遞給 PrimeTime，為設計人員提供簽核級的黃金參考。這對于模擬模塊占比高的 SoC 至關重要：NanoTime 能夠捕捉諸如襯底耦合或 IR 壓降導致的延遲等問題，而這些問題在傳統的門級 STA 中往往無法發現。

新思科技 ESP（等價性檢查）：ESP 是一款專為定制模擬/存儲器 IP 設計的形式驗證工具。它通過比較晶體管級 SPICE 網表與行為級或 RTL 模型（如 Verilog），以證明兩者完全一致。例如，在存儲器設計中，ESP 可以驗證冗余邏輯和外圍電路是否嚴格符合設計規范。正如新思科技存儲器大會所指出，ESP 能夠“快速驗證添加到存儲陣列中的冗余邏輯是否正常工作”。本質上，ESP 用全面的形式化檢查替代了成千上萬次手動測試，大幅提升標準單元、I/O 以及存儲器 IP 模塊的驗證覆蓋率和信心。

通過解決模擬設計中的關鍵痛點——包括混合信號協同仿真、存儲接口時序、定制模塊時序以及功能正確性——這些技術使新思科技脫穎而出。客戶能夠在過去容易出現錯誤的環節，實現更快、更精準的驗證。

新思科技云端解決方案

新思科技 Cloud 以前所未有的敏捷性強化了這些工具。由于模擬 EDA 套件運行在云環境中，并采用按需付費的授權模式，初創企業和設計團隊可以在數小時內快速啟動（真正實現從數周縮短到數天），無需傳統的復雜安裝。Frost & Sullivan 的報告指出，Cloud 內置的許可證管理和按分鐘計費機制“可提供無限許可證以滿足峰值需求”。在實際應用中，團隊可以在一夜之間啟動數百個 PrimeSim SPICE 實例進行回歸測試，而在固定授權模式下，這幾乎是不可能實現的。

這一點在 TetraMem 的成功案例中得到了充分體現：該模擬 IMC 加速器團隊分布在全球各地，利用新思科技 Cloud 在數天內部署了完整的模擬 SoC 設計流程。他們可以按需訪問定制設計工具和虛擬桌面環境，徹底消除了冗長的 CAD 安裝過程。按需付費模式使團隊能夠僅在關鍵時期獲取額外許可證，大幅提升生產力。正如 TetraMem 團隊所言，這一云解決方案提供了一個“無縫、統一的混合信號 SoC 設計環境”，讓初創企業能夠在數天而非數周內進入量產階段。

靈活的云端授權模式意味著許可證短缺不再成為瓶頸。設計團隊可以根據項目階段，按需動態擴展或縮減 EDA 工具和計算資源。新思科技引用 Frost 分析師 Rubini Kamal 的觀點：“云端消除了授權限制，使設計流程更加高效”。在 AI 驅動的時代，運行次數和迭代量呈爆炸式增長，云端的彈性能力正成為模擬設計團隊的顛覆性優勢。

總結

新思科技在應對當前模擬設計挑戰方面展現出領先優勢。憑借榮獲 Frost & Sullivan 頒發的“模擬存內計算技術創新獎”，公司在 AI 增強的模擬 EDA 領域的努力得到了權威認可。更重要的是，客戶的實際成果也印證了這一點：基準測試顯示，仿真和特性分析速度實現了數倍提升，通常可達到 10 倍以上。

新思科技的整體解決方案涵蓋工具擴展、創新算法以及云端交付。AI 驅動的優化器 ASO.ai 為模擬設計團隊提供智能捷徑，而 GPU 加速的 SPICE 仿真顯著縮短運行時間。獨特的設計流程（RTVS、Hybrid Timing、NanoTime、ESP）有效解決了混合信號和存儲設計中的長期痛點。結合新思科技云端的按需擴展能力，客戶能夠輕松突破傳統模擬設計的瓶頸。

總而言之，新思科技正在幫助芯片設計團隊滿足 AI、5G 和自動駕駛等新一代應用的嚴苛需求。其模擬 EDA 產品組合由 AI 和高性能計算驅動，不僅讓模擬開發者更快迭代，還幫助半導體企業按時交付，并為投資者帶來降低風險和提升生產力的價值。這些創新確保新思科技始終站在模擬與混合信號芯片設計的前沿。