在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）的性能和功能對(duì)整個(gè)系統(tǒng)的表現(xiàn)起著關(guān)鍵作用。今天，我們將深入探討德州儀器（TI）的ADS614X系列ADC，包括ADS6145、ADS6144、ADS6143和ADS6142，它們以其卓越的性能和豐富的特性，在眾多應(yīng)用場(chǎng)景中展現(xiàn)出強(qiáng)大的競(jìng)爭(zhēng)力。

文件下載：ads6143.pdf

一、產(chǎn)品概述

ADS614X系列是14位的ADC，具有高達(dá)125 MSPS的采樣頻率。該系列產(chǎn)品采用緊湊的32 QFN封裝，將高性能與低功耗完美結(jié)合。內(nèi)部的高帶寬采樣保持電路和低抖動(dòng)時(shí)鐘緩沖器，即使在高輸入頻率下也能實(shí)現(xiàn)高信噪比（SNR）和高無(wú)雜散動(dòng)態(tài)范圍（SFDR）。

特性亮點(diǎn)

1. 高采樣率：最高可達(dá)125 MSPS，滿足高速數(shù)據(jù)采集需求。
2. 14位分辨率：無(wú)丟失碼，確保數(shù)據(jù)的準(zhǔn)確性和完整性。
3. 增益調(diào)節(jié)：具備3.5 dB的粗增益和最高6 dB的可編程細(xì)增益，可在SNR和SFDR之間進(jìn)行權(quán)衡。
4. 輸出接口多樣：支持并行CMOS和雙數(shù)據(jù)速率（DDR）LVDS輸出選項(xiàng)，適應(yīng)不同的系統(tǒng)架構(gòu)。
5. 時(shí)鐘兼容性強(qiáng)：支持Sine、LVCMOS、LVPECL、LVDS時(shí)鐘輸入，時(shí)鐘幅度低至400 mVpp。
6. 內(nèi)部參考：內(nèi)置參考，支持外部參考，無(wú)需外部去耦。
7. 可編程輸出：輸出時(shí)鐘位置和驅(qū)動(dòng)強(qiáng)度可編程，方便數(shù)據(jù)采集。

應(yīng)用領(lǐng)域

ADS614X系列廣泛應(yīng)用于無(wú)線通信基礎(chǔ)設(shè)施、軟件定義無(wú)線電、功率放大器線性化、測(cè)試測(cè)量儀器、高清視頻、醫(yī)學(xué)成像和雷達(dá)系統(tǒng)等領(lǐng)域。

二、技術(shù)細(xì)節(jié)剖析

電氣特性

該系列ADC在不同采樣頻率下的電氣特性表現(xiàn)出色。以ADS6145為例，在125 MSPS的采樣頻率下，其分辨率為14位，差分輸入電壓范圍為2 Vpp，模擬輸入帶寬高達(dá)450 MHz。內(nèi)部參考誤差小，直流精度高，無(wú)丟失碼，偏移誤差和增益誤差都在較小范圍內(nèi)。

在動(dòng)態(tài)交流特性方面，SNR和SFDR在不同輸入頻率下都能保持較高水平。例如，在Fin = 10 MHz、0 dB增益時(shí)，SNR可達(dá)73.9 dBFS，SFDR可達(dá)90 dBc。這些特性使得ADS614X系列在處理復(fù)雜信號(hào)時(shí)能夠提供準(zhǔn)確的數(shù)字化結(jié)果。

數(shù)字特性

數(shù)字輸入和輸出的規(guī)格經(jīng)過(guò)精心設(shè)計(jì)，以確保與各種數(shù)字系統(tǒng)的兼容性。在CMOS接口中，輸出緩沖器電源（DRVDD）可在1.8 V至3.3 V的寬范圍內(nèi)工作，每個(gè)數(shù)據(jù)位在每個(gè)時(shí)鐘周期以CMOS電壓電平輸出。在LVDS接口中，輸出為L(zhǎng)VDS電壓電平，默認(rèn)LVDS緩沖器輸出電流為3.5 mA，可通過(guò)編程調(diào)整。

時(shí)序特性

時(shí)序參數(shù)對(duì)于確保數(shù)據(jù)的準(zhǔn)確采集和傳輸至關(guān)重要。ADS614X系列的時(shí)鐘傳播延遲、輸出時(shí)鐘占空比、數(shù)據(jù)上升時(shí)間和下降時(shí)間等參數(shù)都經(jīng)過(guò)嚴(yán)格設(shè)計(jì)和驗(yàn)證。在不同采樣頻率下，這些參數(shù)能夠保證數(shù)據(jù)的穩(wěn)定傳輸和正確采集。

三、設(shè)備編程模式

ADS614X系列提供了靈活的編程模式，可通過(guò)串行接口編程或并行接口控制來(lái)配置各種功能。

串行接口編程

使用串行接口編程時(shí)，需要先將內(nèi)部寄存器復(fù)位到默認(rèn)值，將RESET引腳保持低電平。SEN、SDATA和SCLK作為串行接口引腳，用于訪問(wèn)ADC的內(nèi)部寄存器。通過(guò)在RESET引腳上施加脈沖或設(shè)置軟件復(fù)位位（），可以實(shí)現(xiàn)寄存器的復(fù)位。

并行接口控制

通過(guò)并行接口控制時(shí)，將RESET引腳拉高（AVDD）。SEN、SCLK、SDATA和PDN作為并行接口控制引腳，可直接控制ADC的某些模式，如待機(jī)、輸出格式選擇、參考選擇等。

四、應(yīng)用設(shè)計(jì)要點(diǎn)

模擬輸入

模擬輸入采用基于開(kāi)關(guān)電容的差分采樣保持架構(gòu)，具有良好的交流性能。為了獲得最佳性能，建議采用差分驅(qū)動(dòng)方式，以提高共模噪聲抑制能力和偶次諧波抑制能力。同時(shí)，在每個(gè)輸入引腳串聯(lián)一個(gè)5-Ω電阻，以抑制封裝寄生效應(yīng)引起的振鈴。

參考

ADS614X系列內(nèi)置內(nèi)部參考，無(wú)需外部組件。可通過(guò)編程選擇內(nèi)部或外部參考模式。在內(nèi)部參考模式下，REFP和REFM電壓內(nèi)部生成，VCM引腳輸出共模電壓；在外部參考模式下，VCM引腳作為參考輸入，通過(guò)內(nèi)部緩沖和增益生成REFP和REFM電壓。

時(shí)鐘輸入

時(shí)鐘輸入可以采用差分或單端驅(qū)動(dòng)方式，建議采用差分驅(qū)動(dòng)以減少共模噪聲的影響。對(duì)于高輸入頻率采樣，建議使用低抖動(dòng)的時(shí)鐘源，并進(jìn)行帶通濾波以減少抖動(dòng)的影響。

電源管理

該系列ADC具有四種電源管理模式：全局掉電、待機(jī)、輸出緩沖器禁用和輸入時(shí)鐘停止。通過(guò)串行接口或并行接口可以設(shè)置不同的電源管理模式，以滿足不同的功耗需求。

數(shù)字輸出接口

提供并行CMOS和DDR LVDS兩種輸出接口，可通過(guò)串行寄存器位或并行引腳進(jìn)行選擇。在CMOS接口中，需要注意輸出時(shí)鐘的使用和負(fù)載電容的匹配；在LVDS接口中，可通過(guò)編程調(diào)整LVDS緩沖器電流和內(nèi)部終端電阻，以提高信號(hào)完整性。

五、總結(jié)與展望

ADS614X系列ADC以其高性能、高靈活性和低功耗的特點(diǎn)，為電子工程師提供了一個(gè)強(qiáng)大的工具。在實(shí)際應(yīng)用中，我們需要根據(jù)具體的需求，合理選擇和配置ADC的各種參數(shù)和功能，以實(shí)現(xiàn)最佳的系統(tǒng)性能。

隨著電子技術(shù)的不斷發(fā)展，對(duì)ADC的性能要求也越來(lái)越高。未來(lái)，我們期待德州儀器能夠推出更多具有創(chuàng)新性的產(chǎn)品，進(jìn)一步滿足市場(chǎng)的需求。同時(shí)，作為電子工程師，我們也需要不斷學(xué)習(xí)和掌握新的技術(shù)和方法，以應(yīng)對(duì)日益復(fù)雜的設(shè)計(jì)挑戰(zhàn)。

你在使用ADS614X系列ADC的過(guò)程中遇到過(guò)哪些問(wèn)題？你對(duì)ADC的未來(lái)發(fā)展有什么看法？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。