該ADS58C48為四通道11位A/D轉換器，采樣率最高可達200 MSPS。它采用創新設計技術，在1.8V供電下極低功耗的同時，實現高動態性能。這使得它非常適合多載波寬帶通信應用。

ADS58C48采用第三代*SNRBoost^3G^克服因量化噪聲導致的信噪比限制的技術（針對奈奎斯特帶寬，Fs/2<）。改進SNRBoost^3G^技術允許在寬帶寬（最高60 MHz）范圍內提升信噪比（SNR）。此外，分開SNRBoost^3G^*每個通道都可以編程系數。
*附件：ads58c48.pdf

該器件具備數字增益功能，可用于提升SFDR在較低全刻度輸入范圍內的性能。它包含一個直流偏移校正環路，可用于取消ADC偏移。

所有通道的數字輸出均以DDR LVDS（雙倍數據速率）形式輸出，同時輸出LVDS時鐘。該接口的低數據率（400Mbps，采樣率為200 MSPS）使得使用低成本的FPGA接收器成為可能。LVDS輸出緩沖器的強度可提升至支持50歐姆差分終端。這使得輸出時鐘信號可以連接到兩個具有有效50端端的接收芯片（例如GC5330的兩個時鐘端口）。

相同的數字輸出引腳也可以配置為并行1.8伏CMOS接口。

它包含內部參考，而傳統的參考引腳和相關的解耦電容已被取消。該裝置在工業溫度范圍內（–40°C至85°C）內規范。

特性

• 最大采樣率：200 MSPS
• 高動態性能
  • SFDR 82 dBc 在 140 MHz
  • 60 MHz 頻段中 72.3 dBFS 信噪比，使用*SNRBoost^3G^*科技
• *SNRBoost^3G^*突出
  • 支持最高60 MHz的寬帶寬
  • 可編程帶寬 – 60 MHz、40 MHz、30 MHz、20 MHz
  • 頻段內的平坦噪聲底
  • 獨立*SNRBoost^3G^*每個信道的系數
• 輸出接口
  • 雙倍數據率（DDR）LVDS，具備可編程擺幅和強度
    • 標準擺幅：350mV
    • 低擺幅：200mV
    • 默認力量：100 終結
    • 2倍強度：50 終端
  • 還支持 1.8V 并行 CMOS 接口
• 超低功率，單1.8V電源
  • 0.9W 總功率
  • 1.32 W 總功率（200 MSPS）*SNRBoost^3G^*在所有4個頻道播出
  • 1.12 瓦總功率（200 MSPS），*SNRBoost^3G^*在兩個頻道播出
• 可編程增益最高可編程6dB，用于信噪比/SFDR權衡
• 直流偏移校正
• 支持低輸入時鐘幅度
• 80-TQFP套餐

參數

方框圖