該ADS58H40是一款高線性度、四通道、14位、250MSPS模數轉換器（ADC）。四個ADC通道分為兩個模塊，每個模塊有兩個ADC。每個模塊可以單獨配置為三種不同的作模式。一種作模式包括實施SNRBoost ^3G+^ 信號處理技術，可在寬達 90 MHz 的頻段內提供高信噪比 （SNR），分辨率僅為 11 位。該ADC專為低功耗和高無雜散動態范圍（SFDR）而設計，在較大的輸入頻率范圍內具有低噪聲性能和出色的SFDR。
*附件：ads58h40.pdf

特性

• 四通道
• 三種不同的作模式：
  • 11 位：250 MSPS
  • 11 位 SNRBoost ^3G+^ ：250 毫秒
  • 14 位：250 MSPS（突發模式）
• 最大采樣數據速率：250 MSPS
• 功耗：
  • 11位模式：每通道365 mW
• SNR博斯特 ^3G+^ 帶寬：2x 45 MHz 或 90 MHz
• 170 MHz IF（典型值）下的頻譜性能：
  • SNR：90 MHz頻段內70.5 dBFS，帶SNRBoost^3G+^
  • SFDR：85 dBc
• DDR LVDS 數字輸出接口
• 144 焊盤 BGA（10 毫米× 10 毫米）

參數

方框圖

一、產品概述

ADS58H40 是德州儀器（TI）推出的高線性度四通道模數轉換器（ADC），核心優勢為多工作模式、高動態性能與低功耗，專為多載波 GSM 蜂窩基站、多模式蜂窩基礎設施、有源天線陣列及通信測試設備設計。器件支持三種工作模式（11 位常規模式、11 位 SNRBoost3G + 模式、14 位突發模式），最高采樣率 250 MSPS，文檔版本為 SBAS589B，發布于 2012 年 8 月，2012 年 11 月修訂，采用 144 引腳 BGA 封裝（10mm×10mm），工作溫度范圍 - 40°C 至 85°C。

二、核心參數與性能特性

1. 基礎規格

• ADC 性能 ：默認 11 位分辨率，突發模式支持 14 位；差分輸入滿量程 2 Vpp，輸入共模電壓 1.15 V；模擬輸入帶寬最高 500 MHz（1.4 Vpp 輸入），通道間串擾 90 dB。
• 動態性能 ：11 位 SNRBoost3G + 模式（90 MHz 帶寬）下，SNR 達 70.5 dBFS，SFDR 85 dBc；14 位突發模式下，SFDR 最高 102 dBc，THD 低至 76 dBc；孔徑抖動 140 fs rms，通道間孔徑延遲匹配 ±70 ps。
• 接口特性 ：DDR LVDS 數字輸出，差分輸出電壓 ±350 mV（100Ω 負載），支持可編程 LVDS 擺幅；3/4 引腳 SPI 接口用于寄存器配置，支持 1.8 V-3.3 V CMOS 邏輯。

2. 供電與功耗

• 供電范圍 ：模擬電源（AVDD33）3.15 V-3.45 V，模擬電源（AVDD）1.8 V-2.0 V，數字電源（DRVDD）1.7 V-2.0 V。
• 功耗表現 ：11 位模式每通道 365 mW，總功耗 1.45 W；SNRBoost3G + 模式總功耗 1.55 W；14 位突發模式總功耗 1.47 W；全局斷電模式功耗低至 6 mW，待機模式 400 mW。

3. 封裝與環境適應性

• 封裝類型 ：144 引腳 NFBGA（ZCR）封裝，結到環境熱阻 35.9 °C/W，結到板熱阻 12.6 °C/W，裸露熱焊盤需焊接至 PCB 接地平面以優化散熱。
• 可靠性 ：ESD 防護（HBM）2 kV，存儲溫度范圍 - 65°C 至 150°C，最大結溫 125°C，滿足工業級長期穩定運行要求。

4. 關鍵功能特性

• 多工作模式 ：SNRBoost3G + 模式支持 45/90 MHz 帶寬，提升特定頻段 SNR；14 位突發模式支持自動 / 手動觸發，可編程高低分辨率采樣比例。
• 數字處理 ：支持 0-6 dB 數字增益（0.5 dB 步長），偏移校正功能；內置過范圍指示（OVR），支持快速 / 常規過范圍檢測，閾值可編程。

三、工作模式與功能原理

1. 核心架構

采用 “模擬輸入→采樣保持→流水線轉換→數字處理→LVDS 輸出” 架構，四通道分為兩組（A/B 通道、C/D 通道），可獨立配置模式；數字處理模塊包含增益校正、偏移校正、SNRBoost3G + 濾波及突發模式控制，LVDS 接口采用 DDR 方式傳輸數據，通道 A/C 數據在輸出時鐘上升沿輸出，通道 B/D 在下降沿輸出。

2. 主要工作模式

3. 關鍵功能細節

• 模式控制 ：SNRBoost3G + 模式通過 SNRB 引腳或寄存器啟用，支持雙 45 MHz 或單 90 MHz 帶寬；突發模式通過 TRIG_EN 引腳觸發，HIRES 引腳指示高分辨率數據輸出。
• 過范圍檢測 ：快速 OVR 模式 7 個時鐘周期響應，常規 OVR 模式與數據 latency 一致，閾值通過寄存器可編程。
• 同步與校準 ：支持通道獨立斷電與全局斷電，喚醒時間 10 μs（通道斷電）至 100 μs（全局斷電）；內置偏移校正與數字增益校準，優化線性度。

四、應用場景與設計建議

1. 典型應用領域

• 多載波 GSM / 多模式蜂窩基站、有源天線陣列、無線基礎設施、通信測試設備、高速數據采集系統。

2. 設計關鍵要點

• 電源設計 ：模擬與數字電源獨立布線，每個電源引腳就近并聯 0.1 μF 陶瓷濾波電容；AVDD33 與 DRVDD 供電需隔離，避免數字噪聲耦合至模擬部分。
• 輸入與時鐘設計 ：模擬輸入需差分驅動，串聯 5-15 Ω 電阻抑制寄生振蕩；時鐘支持 LVDS/LVPECL/LVCMOS 輸入，差分時鐘幅度建議 0.2-1.5 Vpp，低抖動時鐘源可優化動態性能。
• 布線與散熱 ：PCB 采用單接地平面，模擬、數字、時鐘區域嚴格分區；LVDS 信號線阻抗控制 100 Ω，長度匹配；裸露熱焊盤通過過孔連接至接地平面，增強散熱。
• 配置優化 ：根據信號頻段選擇 Nyquist 區域優化模式（寄存器編程）；高頻率輸入場景啟用 SNRBoost3G + 模式，高精度需求場景使用 14 位突發模式。