該DAC34SH84是一款非常低功耗、高動態范圍、四通道、16 位 采樣率高達 1.5 GSPS 的數模轉換器 （DAC）。

該器件包括簡化復雜傳輸架構設計的功能： 2× 至 16× 數字插值濾波器具有超過 90 dB 的阻帶衰減，可簡化數據 界面和重建過濾器。獨立的復雜混合器允許靈活的載體 放置。
*附件：dac34sh84.pdf

高性能低抖動時鐘乘法器簡化了器件的時鐘，無需 對動態范圍有重大影響。數字正交調制器校正 （QMC） 支持 直接上變頻中通道之間的增益、失調和相位的完整 IQ 補償 應用。

數字數據通過片上 32 位寬 LVDS 數據總線輸入到器件 終止。寬總線允許處理高帶寬信號。該設備包括一個 FIFO、數據模式檢查器和奇偶校驗測試，以簡化輸入接口。該界面還允許 多設備完全同步。

該器件的特點是在整個工業溫度范圍內運行 –40°C 至 85°C，采用 196 引腳、12 mm × 12 mm、0.8 mm 間距 NFBGA 封裝。

DAC34SH84低功耗、高帶寬支持、優越的串擾、高動態范圍、 并且功能非常適合下一代通信系統。

特性

• 低功耗：1.5 GSPS 時為 1.8 W，全工作
  條件
• 多DAC同步
• 可選 2×、4×、8×、16×插值濾波器
  • 阻帶衰減 > 90 dBc
• 靈活的片上復合混頻
  • 兩個獨立的精細混頻器，帶 32 位
    NCO
  • 省電粗攪拌機：±n × f S /8
• 高性能、低抖動時鐘倍增
  PLL
• 數字 I 和 Q 校正
  • 增益、相位和偏移
• 數字逆正弦濾波器
• 32位DDR靈活LVDS輸入數據總線
  • 8 個樣本輸入 FIFO
  • 支持高達 750 MSPS 的數據速率
  • 數據模式檢查器
  • 奇 偶 校驗
• 溫度傳感器
• 差分可擴展輸出：10 mA 至 30 mA
• 196 球，12 毫米× 12 毫米 NFBGA

參數

方框圖

一、產品概述

DAC34SH84 是德州儀器（TI）推出的四通道 16 位超高速低功耗數模轉換器（DAC），核心優勢為高采樣率、多通道集成、數字功能豐富，支持靈活 LVDS 輸入與復雜信號處理，適用于蜂窩基站、分集發射、寬帶通信等對帶寬和功耗敏感的高速傳輸場景。文檔版本為 SLAS808E，最初發布于 2012 年 2 月，2015 年 9 月修訂，器件采用 196 引腳 NFBGA 封裝（12 mm×12 mm），工作溫度范圍 - 40°C 至 85°C。

二、核心參數與性能特性

1. 基礎規格

• 分辨率與采樣率 ：16 位分辨率，最高采樣率 1.5 GSPS，支持 2×/4×/8×/16× 可編程插值濾波，輸入數據率最高 750 MSPS，適配不同帶寬需求。
• 動態性能 ：1.5 GSPS 時，20 MHz 輸出 SFDR 達 78 dBc，50 MHz 輸出 SFDR 達 74 dBc，IMD3 達 87 dBc；通道隔離度＞101 dBc，多通道同步性能優異；輸出電流范圍 10 mA-30 mA，支持差分 scalable 輸出。
• 信號處理 ：集成 32 位 NCO 的復雜混頻器、數字正交調制校正（QMC）、逆 sinc 濾波器，_stop-band 衰減＞90 dBc，簡化信號鏈設計。

2. 供電與功耗

• 供電范圍 ：需多組電源供電，AVDD/PLLAVDD（模擬）3.3 V，DACVDD/CLKVDD（核心 / 時鐘）1.35 V，DIGVDD（數字）1.3 V，IOVDD/IOVDD2（I/O）3.3 V/1.8 V-3.3 V。
• 功耗表現 ：1.5 GSPS 全負載時總功耗僅 1.828 W，低功耗優勢顯著；支持通道休眠、PLL 休眠等模式，掉電模式功耗低至 142 mW，適配低功耗場景。

3. 封裝與環境適應性

• 封裝類型 ：196 引腳 NFBGA 封裝，帶裸露熱焊盤，散熱性能優異，結到環境熱阻（θJA）37.6 °C/W，結到板熱阻（θJB）16.8 °C/W。
• 可靠性 ：ESD 防護電壓 ±2000 V（人體模型 HBM）、±500 V（充電器件模型 CDM）；結溫最高 125°C，長期工作穩定性良好。

4. 接口特性

• 數據輸入 ：32 位 DDR LVDS 接口，內置 100 Ω 終端電阻，支持 8 采樣深度 FIFO，數據校驗（奇偶校驗、模式檢查），適配高速數據傳輸。
• 控制接口 ：支持 3 線 / 4 線 SPI 串行接口，可配置插值率、混頻模式、增益相位校正等參數，支持多器件同步。

三、工作模式與功能原理

1. 核心架構

四通道獨立設計，每通道集成采樣電路、16 位 DAC 核心、數字處理模塊（插值濾波、混頻、QMC）及 LVDS 接收器；內置低抖動 PLL 時鐘倍頻器，支持直接時鐘輸入或 PLL 倍頻模式。

2. 主要工作模式

• 采樣與插值模式 ：支持 1×/2×/4×/8×/16× 插值，插值濾波器_stop-band 衰減＞90 dBc，可推遠鏡像頻率，簡化外部濾波需求。
• 混頻模式 ：集成兩路獨立精細混頻器（32 位 NCO）和節能粗混頻器（±n×fS/8），支持靈活載波放置，適配不同頻段信號生成。
• 低功耗模式 ：支持通道休眠、PLL 休眠、全局掉電，可根據場景選擇性關閉模塊，平衡功耗與性能。
• 同步模式 ：支持雙同步源模式（IOSTR+SYNC），實現多器件精確相位對齊，適配多天線系統。

3. 關鍵功能細節

• 數字校正 ：QMC 模塊支持 I/Q 通道增益、相位、偏移校正，抑制 LO 泄漏與邊帶失真，提升調制精度。
• 時鐘管理 ：內置低抖動 PLL，VCO 頻率范圍 2.7 GHz-3.3 GHz，支持 PLL 旁路模式，適配不同時鐘精度需求。
• 診斷與報警 ：集成數據模式檢查、奇偶校驗、FIFO 指針碰撞檢測、溫度傳感器，支持硬件報警輸出，提升系統可靠性。

四、應用場景與設計建議

1. 典型應用領域

• 蜂窩基站、分集發射系統、寬帶通信設備、多通道高速信號發生器、LTE-Advanced 載波聚合系統等。

2. 設計關鍵要點

• 電源設計 ：模擬電源（AVDD/CLKVDD）需低噪聲供電（推薦 LDO），所有電源引腳就近并聯 0.1 μF 去耦電容，數字與模擬電源隔離布線。
• 輸入與時鐘設計 ：LVDS 輸入需阻抗匹配（50 Ω），差分布線減少串擾；高速采樣時推薦低抖動時鐘源，PLL 模式需優化環路濾波器設計。
• 布線與散熱 ：PCB 建議≥6 層，模擬區與數字區分離，關鍵信號（時鐘、LVDS）差分布線并靠近接地平面；裸露熱焊盤需充分焊接，確保散熱效率。