AMC1305是一種精密的三角積分 （ΔΣ） 調制器，其輸出通過具有很強抗磁干擾能力的電容式雙隔離柵與輸入電路隔開。該屏障經認證可提供高達 7000 V 的增強隔離峰符合 DIN VDE V 0884-11、UL1577 和 CSA 標準。該器件與隔離式電源結合使用，可防止高共模電壓線上的噪聲電流進入本地系統接地并干擾或損壞低壓電路。
*附件：amc1305m05.pdf

該AMC1305針對直接連接到分流電阻器或其他低壓電平信號源進行了優化，并支持出色的直流和交流性能。分流電阻器通常用于檢測電機驅動器、綠色能源發電系統或其他工業應用中的電流。通過使用適當的數字濾波器（即集成在 TMS320F2837x 上）對比特流進行抽取，該器件可以在 78 kSPS 的數據速率下實現 16 位分辨率，動態范圍為 85 dB （13.8 ENOB）。

在高側，調制器提供5 V （AVDD）的標稱電壓，而隔離式數字接口則采用3.3 V或5 V電源（DVDD）供電。

該AMC1305采用寬體SOIC-16 （DW）封裝，額定溫度范圍為–40°C至+125°C。

特性

• 引腳兼容系列針對基于分流電阻的電流測量進行了優化：
  • ±50 mV 或 ±250 mV 輸入電壓范圍
  • CMOS 或 LVDS 數字接口選項
• 出色的直流性能，支持系統級的高精度傳感：
  • 失調誤差：±50 μV 或 ±150 μV（最大值）
  • 失調漂移：1.3 μV/°C（最大值）
  • 增益誤差：±0.3%（最大值）
  • 增益漂移：±40 ppm/°C（最大值）
• 安全相關認證：
  • 7000伏PK根據 DIN VDE V 0884-11： 2017-01 的強化隔離
  • 5000伏有效值根據 UL1577 隔離 1 分鐘
  • CAN/CSA 5A-組件驗收服務通知和IEC 62368-1終端設備標準
• 瞬態抗擾度：15 kV/μs（最小值）
• 高電磁場抗擾度（參見應用筆記SLLA181A)
• 外部5 MHz至20 MHz時鐘輸入，便
  于系統級同步
• 在擴展的工業溫度范圍內完全額定

參數

方框圖

AMC1305M05 是德州儀器 AMC1305x 系列中的高精度增強型隔離 ΔΣ 調制器，核心優勢為 ±50 mV 窄輸入范圍、高隔離等級與低漂移特性，專為分流電阻式電流檢測設計，適配工業電機驅動、光伏逆變器等對安全隔離和高精度傳感要求嚴苛的場景。

核心參數與特性

• 硬件規格 ：單通道差分輸入，輸入電壓范圍 ±50 mV，差分輸入電阻 5 kΩ；支持 5 MHz 20.1 MHz 外部時鐘輸入，CMOS 數字接口；采用 16 引腳 SOIC 封裝（10.3mm×7.5mm），工作溫度 -40°C +125°C。
• 精度性能 ：偏移誤差最大 ±50 μV，偏移漂移最大 1.3 μV/°C；增益誤差最大 ±0.3%，增益漂移最大 ±40 ppm/°C；16 位分辨率下 INL 最大 ±4 LSB、DNL 最大 ±0.99 LSB；SNR 典型值 76 dB，SFDR 典型值 83 dB。
• 隔離與抗干擾 ：符合 DIN VDE V 0884-11 標準，強化隔離等級達 7000 VPK；UL1577 認證 5000 VRMS 1 分鐘耐壓；共模瞬態抗擾度（CMTI）15 kV/μs，電磁干擾免疫力強。
• 功耗與電氣特性 ：高側電源（AVDD）4.5V5.5V，典型電流 6.5 mA；控制器側電源（DVDD）3.0V5.5V，典型電流 2.7 mA~5.5 mA；輸入帶寬 800 kHz，共模抑制比（CMRR）直流下最大 -104 dB。

功能與工作模式

• 核心功能 ：二階 ΔΣ 調制器輸出 1 位數字比特流，需搭配數字濾波器（如 sinc3 濾波器）實現 16 位分辨率；支持故障安全輸出，AVDD 缺失時輸出狀態穩定，避免系統誤動作。
• 性能優化 ：內置輸入緩沖放大器，降低信號源負載依賴；過范圍輸入時每 128 個時鐘周期輸出一個反向比特，便于區分滿量程輸入與電源故障。
• 隔離設計 ：采用 SiO? 電容雙隔離屏障，屏障電容 1.2 pF，絕緣電阻 >10? Ω（150°C 時），有效阻斷高壓側噪聲干擾低壓側電路。
• 靈活配置 ：通過外部時鐘實現多通道同步，適配多相電流檢測場景；支持與 TMS320F2837x 等 MCU 的 sigma-delta 濾波器模塊（SDFM）直接對接，簡化系統設計。

應用場景

適用于工業電機驅動器、光伏逆變器、不間斷電源（UPS）等設備的分流電阻式電流檢測；也可用于高壓系統中的隔離電壓傳感（需配合電阻分壓網絡），適配對安全隔離、低漂移和高抗干擾性要求嚴苛的工業控制場景。

關鍵設計要點

• 電源要求 ：AVDD 與 DVDD 需分開供電，避免串擾；每個電源引腳就近配置 0.1 μF 低 ESR 去耦電容，AVDD 側可額外并聯 10 μF 電容增強濾波；推薦使用低噪聲 LDO 或齊納二極管穩壓供電。
• 布局建議 ：模擬輸入路徑遠離數字信號與時鐘線，減少平行走線；保持封裝引腳間爬電距離 ≥8 mm，滿足隔離安全要求；分流電阻與調制器輸入引腳布線盡量短，降低寄生參數影響。
• 配置方式 ：無需寄存器配置，通過外部時鐘頻率調整采樣性能；需外接數字濾波器對 1 位比特流進行抽取濾波，推薦 OSR=256 以平衡精度與響應速度；多通道應用時確保各通道時鐘同步，減少相位偏差。