DAC80504、DAC70504和DAC60504 （DACx0504） 是引腳兼容系列，包括低功耗、四通道、緩沖電壓輸出、數模轉換器 （DAC），具有 16 位、14 位和 12 位分辨率。DACx0504 包括一個低漂移的 2.5V 內部基準電壓源，在大多數應用中無需外部精密基準電壓源。用戶可選擇的增益配置提供1.25 V（增益=1/2）、2.5 V（增益=1）或5 V（增益=2）的滿量程輸出電壓。這些器件采用2.7V至5.5V單電源供電，指定單調，并提供高線性度，為±1 LSB INL。
*附件：dac70504.pdf

與DACx0504的通信通過4線串行接口執行，該接口以高達50 MHz的時鐘速率工作。VIO 引腳支持在 1.7 V 至 5.5 V 范圍內的串行接口工作。DACx0504 靈活的接口支持與各種行業標準微處理器和微控制器一起運行。

DACx0504 集成了一個上電復位電路，用于上電并將 DAC 輸出保持在零量程或中量程，直到將有效代碼寫入器件。這些器件在 5.5 V 時消耗 0.7 mA/通道的低電流，使這些器件成為電池供電設備的絕佳選擇。每通道掉電功能將器件電流消耗降低至15 μA。

DACx0504 的工作溫度范圍為 –40°C 至 +125°C，采用小型 3mm × 3mm QFN 封裝。

特性

• 性能
  • INL：16位分辨率下最大±1 LSB
  • 星期二：FSR 最大值的 ±0.1%
• 集成2.5 V精密內部基準電壓源
  • 初始精度：±5 mV，最大值
  • 低漂移：2 ppm/°C（典型值）
• 高驅動能力：20 mA，電源軌電壓為 0.5 V
• 靈活的輸出配置
  • 用戶可選增益：2、1 或 1/2
  • 重置為零音階或中音階
• 工作范圍廣
  • 電源：2.7 V 至 5.5 V
  • 溫度：–40°C 至 +125°C
• 50MHz、SPI兼容串行接口
  • 4線模式，1.7 V至5.5 V工作電壓
  • 菊花鏈作
  • CRC 錯誤檢查
• 低功耗：5.5 V 時 0.7 mA/通道
• 小型封裝：3mm × 3mm、16引腳WQFN

參數

方框圖

DACx0504 系列（DAC80504、DAC70504、DAC60504）是引腳兼容的四通道電壓輸出數模轉換器（DAC），分辨率分別為 16 位、14 位、12 位，集成高精度內部參考電壓，支持靈活增益配置，適用于對線性度、功耗和封裝尺寸有嚴格要求的工業與通信應用。

核心參數與特性

• 性能規格 ：積分非線性（INL）最大 ±1 LSB，總未調整誤差（TUE）最大 ±0.1% FSR，增益誤差最大 ±0.1% FSR，支持單調輸出；建立時間典型值 5μs，壓擺率 1.8 V/μs，輸出噪聲密度 74 nV/√Hz（10kHz 時）。
• 供電與功耗 ：模擬供電 2.7V-5.5V，數字 I/O 供電 1.7V-5.5V，每通道工作電流典型值 0.7mA（5.5V 時），掉電電流低至 15μA。
• 參考與增益 ：內置 2.5V 精密參考電壓（典型漂移 2 ppm/°C），支持外部參考輸入；增益可編程為 1/2、1、2，對應滿量程輸出 1.25V、2.5V、5V。
• 接口與控制 ：50MHz 四 wire SPI 兼容接口，支持菊花鏈級聯和 CRC 錯誤校驗；通過 LDAC 引腳或寄存器實現多通道同步更新，支持廣播模式同時更新多個通道。
• 封裝與環境 ：16 引腳 3mm×3mm WQFN 封裝，工作溫度范圍 -40°C 至 +125°C，ESD 防護等級 HBM ±3000V、CDM ±1000V。

關鍵功能說明

• 工作模式 ：支持異步更新（寫命令后立即更新輸出）和同步更新（通過 LDAC 觸發）；具備掉電模式，可獨立關閉各通道或內部參考以節能。
• 輸出特性 ：輸出緩沖器支持 rail-to-rail 電壓范圍，驅動能力 ±20mA，帶載 2kΩ 時可并聯 200pF 電容，輸出阻抗典型值 0.085Ω。
• 復位與配置 ：上電復位（POR）后輸出可配置為零刻度或中刻度（由 RSTSEL 引腳選擇）；支持軟件復位，可通過寄存器重新配置參考分壓和通道增益。
• 錯誤檢測與報警 ：支持 CRC-8 幀錯誤校驗，可配置 SDO/ALARM 引腳為 CRC 錯誤或參考電壓異常報警輸出；參考電壓分壓配置不當會觸發參考報警，DAC 輸出強制為 0V。
• 菊花鏈與廣播 ：多器件可通過 SDO 引腳級聯，減少接口線數量；廣播模式可通過單次寫操作更新所有使能通道的輸出值。

典型應用場景

適用于光網絡、無線基礎設施、工業自動化、數據采集系統，可實現可編程電流源、 bipolar 輸出電路、精密電壓激勵、多通道同步控制等功能，適配傳感器校準、工業過程控制、通信模塊偏置調節等場景。

應用設計要點

• 電源與去耦 ：模擬電源（VDD）和數字 I/O 電源（VIO）需分別配置 0.1μF 陶瓷去耦電容和 1μF-10μF 濾波電容，且靠近引腳放置，減少噪聲耦合。
• 布局建議 ：分離模擬與數字信號路徑，參考引腳（REF）需外接至少 150nF 噪聲濾波電容；熱焊盤需通過多個過孔連接到 PCB 接地平面，優化散熱。
• 接口配置 ：SPI 通信時，SDI 數據在 SCLK 下降沿鎖存，SDO 數據可配置為上升沿或下降沿輸出；菊花鏈模式下，總時鐘周期需為 24×N（N 為器件數量）。
• 參考與增益 ：使用內部參考時，需確保參考分壓（REFDIV）與通道增益（GAIN）配置匹配，避免輸出超出供電范圍；外部參考輸入電壓需符合推薦范圍（1.2V-5.5V）。