ADC12DJ5200-SP 器件是一款射頻采樣、千兆采樣、模數轉換器 （ADC），可直接對從 DC 到 10GHz 以上的輸入頻率進行采樣。ADC12DJ5200-SP 可配置為雙通道 5.2GSPS ADC 或單通道 10.4GSPS ADC。支持高達 10GHz 的可用輸入頻率范圍，可對頻率捷變系統進行 L 波段、S 波段、C 波段和 X 波段的直接射頻采樣。

ADC12DJ5200-SP 使用高速JESD204C輸出接口，具有多達 16 個串行通道，支持高達 17.16Gbps 的線速。通過JESD204C子類 1 支持確定性延遲和多設備同步。JESD204C接口可以配置為權衡線路速率和通道數。支持 8b/10b 和 64b/66b 數據編碼方案。64b/66b 編碼支持前向糾錯 （FEC），以提高誤碼率。該接口向后兼容JESD204B接收器。
*附件：adc12dj5200-sp.pdf

創新的同步功能，包括無噪聲孔徑延遲調整和 SYSREF 窗口，簡化了多通道應用的系統設計。可選的數字下變頻器（DDC）可提供到基帶的數字轉換并降低接口速率。可編程FIR濾波器允許片內均衡。

特性

• 輻射耐受性：
  • 總電離劑量 （TID）：300krad （Si）
  • 單事件閂鎖 （SEL）：120MeV-cm2/mg
  • 單事件擾亂 （SEU） 免疫寄存器
• ADC內核：
  • 12 位分辨率
  • 單通道模式下高達 10.4GSPS
  • 雙通道模式下高達 5.2GSPS
• 性能規格：
  • 本底噪聲（–20dBFS，VFS = 1VPP-DIFF）：
    • 雙通道模式：–151.8dBFS/Hz
    • 單通道模式：–154.4dBFS/Hz
  • ENOB（雙通道，FIN = 2.4GHz）：8.6位
• VCMI為0V的緩沖模擬輸入：
  • 模擬輸入帶寬 （–3dB）：8GHz
  • 可用輸入頻率范圍：> 10GHz
  • 滿量程輸入電壓（VFS，默認）：0.8VPP
• 無噪聲孔徑延遲 （tAD） 調節：
  • 精確采樣控制：19fs 步長
  • 簡化同步和交錯
  • 溫度和電壓不變延遲
• 易于使用的同步功能：
  • 自動 SYSREF 定時校準
  • 樣品標記的時間戳
• JESD204C串行數據接口：
  • 最大通道速率：17.16Gbps
  • 支持 64b/66b 和 8b/10b 編碼
  • 8b/10b 模式JESD204B兼容
• 可選數字下變頻器 （DDC）：
  • 4 倍、8 倍、16 倍和 32 倍復數抽取
  • 每個DDC有四個獨立的32位NCO
• 峰值射頻輸入功率（差分）：+26.5dBm（+ 27.5dBFS，560倍滿量程功率）
• 用于均衡的可編程 FIR 濾波器
• 功耗：4W
• 電源：1.1V、1.9V

參數

方框圖

一、產品概述

ADC12DJ5200-SP 是一款 12 位分辨率的 RF 采樣 ADC，支持 單通道 10.4GSPS （雙沿采樣技術）與 雙通道 5.2GSPS （每通道）兩種核心工作模式，無需傳統中頻（IF）轉換環節，可直接對 DC 至 10GHz 以上的射頻信號采樣，覆蓋 L 波段、S 波段、C 波段及 X 波段。器件采用 10mm×10mm 144 引腳 FCBGA 封裝，工作溫度范圍 - 55°C 至 125°C，核心優勢在于 強輻射耐受性 （總電離劑量 TID 達 300krad (Si)、單粒子鎖定 SEL 閾值 120MeV-cm2/mg）與高動態性能，同時集成豐富的信號處理模塊，簡化多通道同步系統設計。

二、核心特性

1. 輻射耐受性與基礎性能

• 輻射指標 ：
  • 總電離劑量（TID）：300krad (Si)，可在輻射環境（如航天場景）中長期穩定工作；
  • 單粒子鎖定（SEL）：閾值≥120MeV-cm2/mg，單粒子翻轉（SEU）免疫寄存器，避免輻射導致的寄存器數據異常；
  • 靜電防護（ESD）：人體放電模型（HBM）±2000V，帶電器件模型（CDM）±500V，符合工業級防護標準。
• 采樣與分辨率 ：12 位固定分辨率，單通道模式采樣速率最高 10.4GSPS，雙通道模式每通道最高 5.2GSPS；輸入帶寬（-3dB）達 8GHz，可用輸入頻率范圍＞10GHz，滿量程輸入電壓默認 0.8VPP（可通過寄存器調整至 500mVPP~1.06VPP）。
• 信號承受能力 ：峰值 RF 輸入功率（差分）達 + 26.5dBm（560 倍滿量程功率），可耐受短時信號過載，避免 ADC 損壞；輸入阻抗單端 50Ω，支持 AC/DC 耦合，輸入共模電壓（VCMI）默認 0V，適配多種前端電路。

2. 信號性能與處理能力

• 噪聲與失真 ：
  • 噪聲基底：單通道模式（-20dBFS 信號）低至 - 154.4dBFS/Hz，雙通道模式為 - 151.8dBFS/Hz；
  • 有效位數（ENOB）：雙通道模式下（FIN=2.4GHz）達 8.6 位，3 次互調失真（IMD3）、2 次諧波失真（HD2）優異，如 2.3GHz 輸入時 IMD3 低于 - 78dBFS；
  • 碼錯誤率（CER）：≤10?1? Errors/sample，無 “閃爍碼”（Sparkle Code），信號還原可靠性高。
• 數字信號處理 ：
  • 數字下變頻器（DDC） ：支持 4x/8x/16x/32x 復數抽取，每路 DDC 配備 4 個獨立 32 位數控振蕩器（NCO），可快速將目標頻段混頻至基帶，降低后端數據量；支持快速頻率跳變（FFH），NCO 切換延遲低至 45~68 個采樣時鐘周期，適配跳頻通信、多目標監測場景；
  • 可編程 FIR 濾波器（PFIR） ：提供 9 抽頭系數配置，支持單 / 雙通道均衡、時變濾波（如 I/Q 校正），可補償信號傳輸中的頻率衰減，優化寬頻信號完整性；
  • 抖動抑制（Dither） ：可選 “小 / 大抖動” 模式，在犧牲少量信噪比（SNR）的前提下，降低雜散信號（Spur），提升信號純凈度。

3. 同步與時鐘特性

• 多設備同步 ：支持 JESD204C 子類 1（Subclass 1）同步，通過 SYSREF 信號實現確定性延遲；具備無噪聲孔徑延遲（t_AD）調整功能，步長精度達 19 飛秒（fs），可精準對齊多 ADC 采樣時序，且延遲不受溫度、電壓變化影響；支持自動 SYSREF 時序校準與采樣標記時間戳（Timestamp），簡化多通道陣列（如雷達天線陣）設計。
• 時鐘管理 ：
  • 內置鎖相環（PLL）與壓控振蕩器（VCO），可自主生成采樣時鐘；支持外部低抖動時鐘輸入（建議＜1ps RMS），AC 耦合時可自偏置至最優共模電壓（0.3V）；
  • 時鐘占空比校正：自動補償外部時鐘占空比偏差（30%~70% 范圍內自適應），避免采樣時序偏移；
  • SYSREF 窗口 ing：可檢測 SYSREF 相對于采樣時鐘的無效捕獲區域，通過 SYSREF_POS 寄存器選擇最優采樣位置，最大化時序余量。

三、工作模式與功能配置

1. 核心工作模式

ADC12DJ5200-SP 通過JMODE 寄存器配置工作模式，覆蓋單 / 雙通道、不同抽取率與編碼方式，核心模式差異如下表（部分關鍵模式）：

2. 校準與補償功能

• 校準模式 ：
  • 前景校準 ：系統啟動時執行，ADC 離線（輸出中值代碼），校準增益、偏移與線性誤差，校準后信號誤差顯著降低（如偏移誤差從 ±0.50mV 降至 ±0.15mV）；
  • 背景校準 ：ADC 正常工作時輪換校準核心（6 個亞 ADC 組成 3 個核心，輪換無數據中斷），支持低功耗背景校準（LPBG）模式，離線核心斷電以降低功耗，適配低功耗場景；
  • 偏移校準 ：支持前景（CAL_OS）與背景（CAL_BGOS）偏移校準，需確保輸入無 DC 或近 DC 信號，校準后可消除輸入緩沖器偏移導致的 fS/2 固定雜散。
• 參數微調 ：提供輸入增益、偏移電壓、時鐘時序等微調寄存器，如通過 GAIN_TRIM_A/B 調整輸入增益，通過 TADJ_A/B 調整多 ADC 間時序偏差，適配不同系統的個性化需求。