該ADC34RF72是一款 16 位、1.5GSPS（非交錯）、四通道模數轉換器 （ADC）。該器件設計用于最高信噪比 （SNR），并提供 ?163.7dBFS/Hz 的噪聲頻譜密度。使用內部平均模式，NSD 可以提高到低至 -168.7dBFS/Hz。緩沖模擬輸入支持50、100、200Ω的可編程內部終端阻抗，全功率輸入帶寬為1.8GHz （?3dB）。

該器件包括多種數字處理功能，例如用于均衡的96抽頭/通道可編程FIR濾波器、12位分數延遲濾波器以及多個數字下變頻器（DDC）。有八個 DDC 支持 /2、/3 和 /5 的抽取因子，最高可達 /32768。48 位 NCO 支持相位相干跳頻。

該ADC34RF72支持接口速率高達24.75Gbps的JESD204B/C串行數據接口。高能效ADC架構在1.5GSPS時功耗為1.1W/ch，并以較低的采樣率提供功率縮放。
*附件：adc34rf72.pdf

特性

• 16位、四通道1.5GSPS ADC
• 噪聲頻譜密度：-163.7dBFS/Hz
• 熱噪聲：75.6dBFS
• 噪聲系數：14.4dB
• 單核（非交錯）ADC架構
• 光圈抖動：40fs
• 緩沖模擬輸入
• 輸入滿量程：1.44Vpp （4.1dBm）
• 全功率輸入帶寬 （-3dB）：1.8GHz
• 超低近距離殘余相位噪聲：
  • ?140dBc/Hz（10kHz失調時，1GHz時）
• 頻譜性能（fIN = 1GHz，-1dBFS）：
  • 信噪比平坦：72.1dBFS
  • HD2,3：68dBc
  • 非 HD2,3：93dBFS
• 96 抽頭/通道可編程 FIR 均衡器濾波器
• 12 位分數延遲濾波器
• 數字下變頻器 （DDC）
  • 高達 8 個 DDC
  • 復數輸出：/2、/3、/4、/5 到 /32768 抽取
  • 48 位 NCO 相位相干跳頻
  • 快速跳頻：< 1μs
• JESD204B/C 串行數據接口
  • 最大通道速率：24.75Gbps
• 代碼錯誤率 （CER）：1E-15 錯誤/樣本
• 功耗：1.1W/通道（1.5GSPS）

參數

方框圖

ADC34RF72 是一款 16 位四通道 1.5GSPS 射頻采樣模數轉換器（ADC），具備高信噪比、低噪聲密度及豐富數字處理功能，適用于多種高性能電子系統。

一、核心特性

1. 基礎性能參數
   • 分辨率與采樣率：16 位分辨率，單通道 1.5GSPS 采樣率，采用非交錯單核心架構，避免通道間串擾。
   • 噪聲與失真指標：噪聲譜密度（NSD）低至 - 163.7dBFS/Hz，開啟內部平均模式可優化至 - 168.7dBFS/Hz；1GHz 輸入時，平坦信噪比（SNRflat）達 72.1dBFS，二次 / 三次諧波失真（HD2、HD3）為 68dBc。
   • 輸入與帶寬：模擬輸入全量程 1.44Vpp（4.1dBm），-3dB 全功率輸入帶寬 1.8GHz，支持 50Ω、100Ω、200Ω 可編程內部端接阻抗。
2. 關鍵功能配置
   • 數字信號處理：每通道配備 96 抽頭可編程 FIR 均衡濾波器、12 位分數延遲濾波器；內置 8 個數字下變頻器（DDC），支持 2/3/4/5 至 32768 的抽取比，48 位數控振蕩器（NCO）實現相位相干跳頻，跳頻速度＜1μs。
   • 數據接口：支持 JESD204B/C 串行接口，最高通道速率 24.75Gbps，碼誤碼率（CER）低至 1E-15 errors/sample。
   • 功耗與封裝：1.5GSPS 采樣率下每通道功耗 1.1W，采用 13.8mm×13.8mm FCCSP 封裝，共 289 引腳。

二、適用場景

ADC34RF72 憑借高性能與多功能，廣泛應用于以下領域：

• 相控陣雷達：高采樣率與低相位噪聲滿足雷達信號精準采集需求。
• 測試測量設備：如頻譜分析儀、時域數字化儀，高信噪比確保信號分析精度。
• 通信與電子戰：軟件定義無線電（SDR）、通信基礎設施、電子戰系統，支持寬頻信號處理與快速跳頻。
• 工業檢測：晶圓檢測設備，高帶寬與低噪聲保障檢測信號的準確性。

三、硬件設計要點

1. 電源與時鐘
   • 電源需求：需 3 種電源軌，分別為模擬 1.8V（AVDD18）、模擬 1.2V（AVDD12）、數字 0.9V（DVDD09），推薦模擬電源使用低噪聲 LDO，數字電源用開關 DC/DC 轉換器。
   • 時鐘要求：差分時鐘輸入（CLKP/N）需 AC 耦合，輸入頻率范圍 500-1500MHz，差分輸入電壓 0.6-2.8Vpp，建議時鐘抖動＜50fs 以保證信噪比性能。
2. 引腳與布局
   • 關鍵引腳：模擬輸入（IN0P/N-IN3P/N）為差分信號，需匹配阻抗；JESD204B/C 接口引腳（STX0-7P/N）為高速串行信號，需 100Ω 差分布線；電源引腳（如 AVDD12、AVDD18）需就近放置旁路電容。
   • 布局準則：模擬信號與時鐘信號采用短路徑、低串擾布線，差分線長度匹配；數字信號與模擬信號分區布局，避免干擾；使用電源和接地平面，降低阻抗與噪聲。
3. 初始化與控制
   • 初始化流程：上電后需通過 RESET 引腳施加低脈沖復位，按 “DVDD09→AVDD12/CLKVDD12→AVDD18/GPIOVDD18” 順序供電，復位后通過 SPI 配置內部寄存器。
   • 控制方式：支持 SPI 接口（SCLK、SDIO、SEN 引腳）配置寄存器，24 個 GPIO 引腳可配置為 NCO 控制、校準凍結、全局斷電等功能。

四、工作模式與性能優化

1. 三種工作模式
   • 正常模式：4 個獨立通道，每通道對應 1 個 ADC 核心，單通道功耗最低。
   • 2 倍平均模式：2 個 ADC 通道輸入同一信號，內部平均處理，信噪比提升約 3dB，輸出 2 個通道。
   • 4 倍平均模式：4 個 ADC 通道輸入同一信號，內部平均處理，信噪比提升約 6dB，輸出 1 個通道。
2. 性能優化手段
   • 噪聲優化：開啟內部平均模式降低噪聲譜密度；模擬輸入端使用巴倫（如 Marki Microwave BAL-0003SMG）實現單端 - 差分轉換，減少信號失真。
   • 失真控制：時鐘端采用低抖動時鐘源（如 LMK04832），差分線嚴格匹配長度，減少相位不平衡導致的諧波失真。
   • 功耗管理：支持快速斷電、通道斷電、全局斷電三種低功耗模式，可根據需求通過 GPIO 或 SPI 選擇，平衡性能與功耗。