国产成人一区二区三区影院,美眉嫩穴,五月久久婷婷综合啪

Jacinto? DRA821x 處理器基于 Armv8 64 位架構，針對具有云連接的網關系統進行了優化。片上系統（SoC）設計通過集成降低了系統級成本和復雜性，特別是系統 MCU、功能安全和安保功能以及用于高速通信的以太網交換機。集成診斷和功能安全功能針對 ASIL-D 和 SIL 3 認證要求。PCIe 控制器和支持 TSN 的千兆以太網交換機可實現實時控制和低延遲通信。
*附件：dra821u.pdf

多達四個通用 Arm? Cortex-R5F? 子系統可以處理低級、時序關鍵型處理任務，并使 Arm? Cortex-A72? 內核不受高級和基于云的應用的阻礙。

Jacinto DRA821x 處理器還包括擴展 MCU （eMCU）域的概念。該域是主域上針對更高功能安全支持的處理器和外設的子集，例如 ASIL-D/SIL-3。功能框圖突出顯示了 eMCU 中包含的 IP。

特性

處理器內核：

雙 64 位 Arm Cortex-A72 微處理器子系統，頻率高達 2.0 GHz，24K DMIPS
- 每個雙核 Cortex-A72 集群 1MB 的 L2 共享緩存
- 每個 A72 內核 32KB L1 DC ache 和 48KB L1 ICache
4× 個 Arm Cortex-R5F MCU，頻率高達 1.0 GHz，可選鎖步作，8K DMIPS
- 32K I-Cache、32K D-Cache、64K L2 TCM
- 2×隔離式MCU子系統中的Arm Cortex-R5F MCU
- 2× 通用計算分區中的 Arm Cortex-R5F MCU
內存子系統：
1MB 片上 L3 RAM，具有 ECC 和一致性
- ECC 錯誤保護
- 共享相干緩存
- 支持內部 DMA 引擎
帶 ECC 的外部存儲器接口（EMIF）模塊
- 支持符合 JESD209-4B 規范的 LPDDR4 內存類型。（不支持字節模式 LPDDR4 存儲器，或超過 17 行地址位的存儲器）
- 支持高達 3200 MT/s 的速度
- 32 位和 16 位數據總線，具有高達 12.8GB/s 的內聯 ECC 總線
通用內存控制器（GPMC）
主域中的 512KB 片上 SRAM，受 ECC 保護虛擬化：
Arm Cortex-A72 中的虛擬機管理程序支持
獨立處理子系統，配備 Arm Cortex-A72、Arm Cortex-R5F 和隔離式安全 MCU 島
IO 虛擬化支持
- 用于低延遲高帶寬外圍流量的外設虛擬化單元（PVU）
多區域防火墻支持內存和外圍設備隔離
通過以太網、PCIe 和 DMA 提供虛擬化支持
設備安全性（在特定部件號上）：
具有安全運行時支持的安全啟動
客戶可編程根密鑰，最高可達 RSA-4K 或 ECC-512
嵌入式硬件安全模塊
加密硬件加速器 – 具有 ECC、AES、SHA、RNG、DES 和 3DES 的 PKA功能安全：
符合功能安全標準（在特定部件號上）
- 專為功能安全應用而開發
- 將提供文檔，以幫助 ISO 26262 和 IEC 61508 功能安全系統設計，最高可達 ASIL-D/SIL-3 目標
- 系統能力高達 ASIL-D/SIL-3 靶向
- 硬件完整性高達 ASIL-D/SIL-3，適用于 MCU 域
- 硬件完整性高達 ASIL-D/SIL-3，適用于主域的擴展 MCU （EMCU）部分
- 硬件完整性高達 ASIL-B/SIL-2，適用于主域的其余部分
- 在 EMCU 和主域的其余部分之間提供 FFI 隔離
- 安全相關認證
  - 計劃通過 ISO 26262 和 IEC 61508
AEC-Q100 符合 Q1 結尾的部件號變體
高速接口：
- 集成以太網 TSN/AVB 交換機，支持多達 4 （DRA821U4）或 2 （DRA821U2）個外部端口：
  - 一個端口支持 5Gb、10Gb USXGMII/XFI
  - 所有端口均支持 2.5Gb SGMII
  - 所有端口均支持 1Gb SGMII/RGMII
  - DRA821U4：任何單個端口都可以支持 QSGMII（使用所有 4 個內部端口）
  - 無阻塞線速存儲和正向開關
  - InterVLAN（第 3 層）路由支持
  - IEEE 1588（附錄 D、E、F）的時間同步支持
  - TSN/AVB 支持流量調度、整形
  - 用于調試和診斷的端口鏡像功能
  - 策略和速率限制支持
- 安全 MCU 島中的一個 RGMII/RMII 端口
一個 PCI-Express Gen3 控制器
- 具有自動協商功能的 Gen1、Gen2 和 Gen3作
- 4× 車道
一個 USB 3.1 Gen1 雙角色設備子系統
- 支持Type-C切換
- 可獨立配置為 USB 主機、USB 外設或 USB 雙角色設備
汽車接口：
20 個 CAN-FD 端口
12× 通用異步接收器/發射器（UART）
11×串行外設接口（SPI）
一個 8 通道 ADC
10× 互集成電路（ I2C?）
2× 改進的集成電路（I3C）音頻接口：
3× 多通道音頻串行端口（McASP）模塊閃存接口：
嵌入式多媒體卡（eMMC? 5.1）接口
- 支持高達 HS400 的速度
一個安全數字 3.0/安全數字輸入輸出 3.0 （SD3.0/SDIO3.0）接口
一個八進制 SPI / Xccela? / HyperBus? 內存控制器（HBMC）接口
16納米FinFET技術
17.2 mm x 17.2 mm，0.8 mm 間距，IPC 3 類 PCB

參數

方框圖

概述

DRA821U-Q1和DRA821U是德州儀器(TI)Jacinto?系列處理器，基于Armv8 64位架構優化設計，主要用于具有云連接的網關系統。該SoC通過集成系統MCU、功能安全特性、安全功能和高速通信的以太網交換機，降低了系統級成本和復雜性。

主要特性

處理器核心

?雙核64位Arm Cortex-A72?：最高2.0GHz，24K DMIPS
- 每雙核集群1MB共享L2緩存
- 每核心32KB L1 DCache和48KB L1 ICache
?4×Arm Cortex-R5F MCU?：最高1.0GHz，支持可選鎖步操作，8K DMIPS
- 32K I-Cache，32K D-Cache，64K L2 TCM
- 2×R5F在隔離MCU子系統，2×R5F在通用計算分區