該CDCDB400是一款符合 DB800ZL 標準的 4 輸出 LP-HCSL 時鐘緩沖器，能夠為 CC、SRNS 或 SRIS 架構中的 PCIe Gen 1-7、QuickPath 互連 （QPI）、UPI、SAS 和 SATA 接口分配參考時鐘。SMBus 接口和四個輸出使能引腳允許單獨配置和控制所有四個輸出。該CDCDB400是一種DB800ZL導數緩沖器，符合或超過DB800ZL規范中的系統參數。該器件還滿足或超過DB2000Q規范中的參數。該CDCDB400采用 5mm × 5mm 32 引腳 VQFN 封裝。
*附件：cdcdb400.pdf

特性

• 4 個 LP-HCSL 輸出，具有可編程集成 85Ω（默認）或 100Ω 差分輸出端接
• 4 個硬件輸出使能 （OE#） 控件
• PCIE Gen 7濾波器后的附加相位抖動：11.3fs，RMS（最大值）
• PCIE Gen 6濾波器后的附加相位抖動：16.1fs，RMS（最大值）
• PCIE Gen 5濾波器后的附加相位抖動：25fs，RMS（最大值）
• DB2000Q濾波器后的附加相位抖動：38fs，RMS（最大值）
• 支持通用時鐘 （CC） 和單獨基準 （IR） 架構
  • 擴頻兼容
• 輸出到輸出偏斜：< 50ps
• 輸入到輸出延遲：< 3ns
• 故障安全輸入
• 可編程輸出壓擺率控制
• 3 個可選的 SMBus 地址
• 3.3V 內核和 IO 電源電壓
• 硬件控制的低功耗模式 （PD#）
• 電流消耗：最大 46mA
• 5mm × 5mm、32引腳VQFN封裝

參數

方框圖

?1. 產品概述?
CDCDB400是一款符合DB800ZL規范的4輸出LP-HCSL時鐘緩沖器，專為PCIe Gen 1至Gen 7、QPI、UPI、SAS和SATA接口設計。其核心特性包括：

• ?輸出配置?：4路LP-HCSL輸出，支持可編程集成85Ω（默認）或100Ω差分終端阻抗。
• ?低抖動性能?：
  • PCIe Gen 7濾波后加性相位抖動：11.3fs（最大值，RMS）
  • PCIe Gen 6濾波后加性相位抖動：16.1fs（最大值，RMS）
  • 支持CC（公共時鐘）和IR（獨立參考）架構，兼容擴頻時鐘。
• ?控制接口?：通過SMBus和4個硬件輸出使能（OE#）引腳實現獨立通道控制。
• ?封裝?：5mm × 5mm 32引腳VQFN封裝。

?2. 關鍵特性?

• ?電氣性能?：
  • 輸入頻率范圍：50–250MHz
  • 輸出至輸出偏移：<50ps
  • 輸入至輸出延遲：<3ns
  • 3.3V核心和I/O供電電壓，最大功耗46mA。
• ?應用場景?：
  • 服務器（微服務器、機架服務器）、存儲設備（SAN/NAS）、通信交換機、醫療成像設備（CT/PET掃描儀）等。

?3. 功能描述?

• ?輸出控制?：通過OE#引腳或SMBus寄存器獨立啟用/禁用各輸出通道。
• ?SMBus編程?：支持3個可選的SMBus地址，配置輸出阻抗（85Ω/100Ω）及輸出擺率控制。
• ?失效保護輸入?：支持輸入信號在供電前驅動，避免器件損壞。

?4. 寄存器與編程?

• ?核心寄存器?：
  • ?OECR1/OECR2?：控制輸出通道使能狀態。
  • ?OUTSET?：全局設置輸出阻抗（85Ω/100Ω）和斷電狀態。
  • ?CAPTRIM?：調節輸出擺率，適應不同布線長度需求。
• ?SMBus協議?：兼容SMBus 2.0，支持字節/塊讀寫操作。

?5. 應用設計建議?

• ?電源濾波?：推薦使用10μF+0.1μF電容組合及鐵氧體磁珠抑制高頻噪聲。
• ?布局優化?：
  • 差分走線需匹配85Ω（默認）或100Ω（可選）阻抗，減少反射。
  • 熱焊盤需焊接至PCB以提升散熱性能。

?6. 文檔支持?

• 提供TICS Pro工具用于寄存器配置生成，參考設計文檔包括《CDCDB800/803時鐘緩沖器應用指南》。