uart_echo案例

案例功能

實現RS485 UART1串口的回顯功能。RISC-V核心等待RS485 UART1串口輸入字符，再通過RS485 UART1串口終端回顯輸入的字符。

圖?23

案例測試

在U-Boot命令行執行如下命令，關閉設備樹UART1和UART2配置。

備注：此修改方法重啟評估板后會失效。

Target# fdt set /soc/uart@2500400 status disabled

Target# fdt set /soc/uart@2500800 status disabled

Target# boot

圖?24

將本案例bin目錄下的可執行文件amp_rv0.bin拷貝至評估板系統的"/lib/firmware/"目錄下，執行如下命令，啟動RISC-V核心并加載工程鏡像。

Target# echo amp_rv0.bin> /sys/class/remoteproc/remoteproc1/firmware //指定加載的工程鏡像

Target# echo start > /sys/class/remoteproc/remoteproc1/state //啟用RISC-V核心并加載工程鏡像

圖?25

RISC-V核心啟動后將自動運行程序，在串口調試終端輸入字符后按回車，RS485 UART1串口終端將會對輸入字符進行回顯，并打印如下類似信息。

圖?26

RS232 UART2調試串口終端將會打印如下類似信息。

圖?27

執行如下命令，關閉RISC-V核心，程序將停止運行。

Target# echo stop > /sys/class/remoteproc/remoteproc1/state

圖?28

案例編譯

請將案例src文件夾拷貝至Ubuntu工作目錄下，執行如下命令，更換sys_config.fex文件，添加RS485 UART1支持。

備注：由于實現RS485 UART1串口的回顯功能需要修改sys_config.fex文件，添加RS485 UART1支持。我司提供的sys_config.fex已添加RS485 UART1支持，詳情請查看“關鍵代碼”小節。

Host# cd /home/tronlong/T113/tina5.0_v1.0/rtos/

Host# cp board/t113_i_c906/evb1_auto/configs/sys_config.fex board/t113_i_c906/evb1_auto/configs/sys_config-back.fex

Host# cp /home/tronlong/Demo/risc-v-demos/uart_echo/src/sys_config.fex board/t113_i_c906/evb1_auto/configs/sys_config.fex

圖?29

修改完成后，請根據工程編譯、程序固化步驟生成工程鏡像。

關鍵代碼

1.UART1初始化，創建線程，開始線程。

圖?30?main.c

2.設置串口波特率為115200，數據位為8位，1位停止位，無奇偶校驗，并關閉流控制。

圖?31?main.c

3.串口任務。

圖?32?main.c

4.添加RS485 UART1支持。

圖?33?sys_config.fex

spi_rw案例

案例功能

主要演示T113-i(RISC-V)與Spartan-6(FPGA)處理器之間的SPI通信。案例源碼位于“4-軟件資料Demorisc-v-demosspi_rw”目錄下。

RISC-V實現SPI Master功能，具體如下：

配置SPI總線極性和相位、通信速率、數據字長度等。

選擇模式為單線模式。

發送數據至SPI總線，并從SPI總線讀取數據。

打印發送和接收速率。

校驗讀寫數據，然后打印誤碼率。

FPGA端實現SPI Slave功能，具體如下：

FPGA將SPI Master發送的數據保存至BRAM。

SPI Master發起讀數據時，FPGA從BRAM讀取數據通過SPI總線傳輸給SPI Master。

當SPI總線為雙線模式，接收數據支持雙線模式，而發送數據不支持雙線模式。

圖?34?RISC-V程序流程圖

案例測試

由于評估底板拓展接口未預留SPI總線引腳，因此需參考如下方法進行飛線連接，并且應盡可能使用短線連接。

圖?35

1.請根據評估底板絲印將SPI1的測試點TP25(SPI1 MISO)、TP26(SPI1 MOSI)、TP27(SPI1 CLK)、TP28(SPI1 CS)通過飛線引出。

圖?36

圖?37

2.將飛線引出的引腳與創龍科技TL-HSAD-LX采集卡的拓展接口(KJ2)按照下表對應關系進行連接。

3.將評估底板LVDS LCD接口的第26引腳(GND)連接至TL-HSAD-LX采集卡拓展接口(KJ13)的第1引腳，進行共地連接。

圖?38

TL-HSAD-LX采集卡上電啟動，加載運行案例"bram_spibin"目錄下的程序可執行文件，bram_spi程序支持SPI單線模式。

評估板上電啟動，在U-Boot命令行執行如下命令，關閉UART1節點并刪除usb0_vbus節點GPIO配置。

備注：此修改方法重啟評估板后會失效。

Target# fdt set /soc/uart@2500400 status disabled

Target# fdt rm /usb0-vbus gpio

Target# boot

圖?39

將本案例bin目錄下的可執行文件amp_rv0.bin拷貝至評估板系統的"/lib/firmware/"目錄下，執行如下命令，啟動RISC-V核心并加載工程鏡像。

Target# echo amp_rv0.bin> /sys/class/remoteproc/remoteproc1/firmware //指定加載的工程鏡像

Target# echo start > /sys/class/remoteproc/remoteproc1/state //啟用RISC-V核心并加載工程鏡像

圖?40

RISC-V核心啟動后將自動運行RISC-V程序，RS232 UART2串口終端將會打印如下類似信息。

圖?41

在RS232 UART2串口終端，點擊回車鍵，執行如下命令查詢程序命令參數。

Target# spi_rw -h

圖?42

功能測試

在RS232 UART2串口終端，執行如下命令運行程序，RISC-V通過SPI總線寫入2KByte隨機數據至FPGA BRAM，然后讀出數據、進行數據校驗，同時打印SPI總線讀寫速率和誤碼率，如下圖所示。

Target# spi_rw -s 5000000 -OH -m 1 -S 2048 -c 2

參數解析：

-s：設置通信時鐘頻率(Hz)；

-O：時鐘極性反轉(CPOL=1)；

-H：下降沿采集數據(CPHA=1)；

-m：選擇模式傳輸模式（1表示單線模式。2表示雙線模式）；

-S：設置傳輸數據大小，單位為Byte；

-c：循環傳輸數據包的次數。

圖?43

本次測試指定SPI總線通信時鐘頻率為5MHz，則SPI單線模式理論通信速率為：(5000000/1024/1024/8)MB/s ≈0.596MB/s。從上圖可知，本次實測SPI單線模式寫速率為0.565MB/s，讀速率為0.565MB/s，誤碼率為0.0%。

備注：由于本案例硬件采用飛線方式進行連接，因此若設置SPI總線通信時鐘頻率超過10MHz，可能會出現誤碼現象。

案例編譯

將案例src源碼目錄拷貝至Ubuntu工作目錄下，進入源碼目錄。執行如下命令，拷貝src源碼目錄下的spi_rw文件夾到LinuxSDK目錄"rtos/lichee/rtos-hal/hal/test/"下。

Target# cd /home/tronlong/T113/tina5.0_v1.0/rtos/

Target# cp -r /home/tronlong/Demo/risc-v-demos/spi_rw/src/spi_rw/ lichee/rtos-hal/hal/test/

圖?44

執行如下命令，修改LinuxSDK目錄"rtos/lichee/rtos-hal/hal/test/"下的Makefile。

Target# vi lichee/rtos-hal/hal/test/Makefile

圖?45

添加如下內容：

obj-y += spi_rw/ //編譯完成后請將該內容注釋，否則可能影響其他案例編譯

圖?46

執行如下命令，備份并更換位于案例src源碼目錄下的sys_config.fex文件，添加SPI1支持。

備注：我司提供的sys_config.fex已添加SPI1支持，詳情請查看“關鍵代碼”小節。

Host# cp board/t113_i_c906/evb1_auto/configs/sys_config.fex board/t113_i_c906/evb1_auto/configs/sys_config-back.fex

Host# cp /home/tronlong/Demo/risc-v-demos/spi_rw/src/sys_config.fex board/t113_i_c906/evb1_auto/configs/sys_config.fex

圖?47

修改完成后，請根據工程編譯、程序固化步驟生成工程鏡像。

RISC-V關鍵代碼

1.單線模式。

圖?48?spi_rw.c

2.配置SPI總線。

圖?49?spi_rw.c

3.SPI傳輸功能實現。

圖?50?spi_rw.c

4.添加SPI1支持。

圖?51?sys_config.fex


審核編輯 黃宇