此前，7月16日至19日，第五屆RISC-V中國峰會在上海張江科學會堂舉行。

上海立芯軟件科技有限公司的四款核心產品——LeCompiler(數字設計全流程平臺)、LePI(電源完整性平臺)、LePV(物理驗證與簽核平臺)及Le3DIC(3D-IC設計平臺解決方案)一經亮相就吸引了眾多行業客戶與技術專家駐足交流，充分展現了國產EDA在數字實現、電源完整性分析簽核以及物理驗證等關鍵領域的自主創新實力。

LeCompiler數字實現平臺

專注于從RTL到GDSII全流程，涵蓋邏輯綜合、自動布圖規劃、布局及物理優化、時鐘樹綜合及優化、布線及優化、ECO等，以統一的數據模型構建獨特架構，著重多步驟的協同優化，以應對數字芯片前沿設計帶來的PPA挑戰，助力客戶實現其創新性的設計理念，構筑產品的競爭優勢。

LePI電源完整性平臺

專為數字芯片設計打造的全鏈路電源完整性(PI)簽核平臺，全面支持2D平面設計與3DIC異構堆疊場景，提供從設計初期到簽核的全周期PI解決方案。采用先進的高性能分布式架構，可高效處理含10億級邏輯單元的超大規模設計，實現電壓降(IR)及電遷移(EM)驗證的快速迭代收斂，助力客戶突破“設計-驗證-迭代”的時間瓶頸。

LePV物理驗證平臺

專為數字和模擬IC設計物理驗證打造的簽核平臺，全面支持設計規則檢查、版圖與原理圖一致性檢查、可制造性設計以及可靠性驗證檢查等流程，致力于助力客戶在可接受的時間內完成全面驗證，確保設計的準確性和產品的高質量。提供系統級3DIC/Chiplet規劃分析與物理實現解決方案，打造3DIC/Chiplet規劃、設計與分析平臺。

Le3DIC 3D-IC設計平臺

該平臺集成LeCompiler等工具，亦支持與第三方工具集成，旨在為客戶提供完整的3DIC/Chiplet系統級設計解決方案。

國產EDA自主化的"硬實力“突破

立芯此次展出的LeCompiler、LePV、LePI與Le3DIC，正是其深耕物理設計及數字簽核領域的標志性成果。

LeCompiler

基于統一數據模型實現RTL-to-GDSII全流程協同優化，在時序、功耗、面積(PPA)優化上達到業界先進水平。其自動布圖規劃功能將傳統數周的設計迭代壓縮至數天，顯著提升了效率。

LePV

作為物理驗證與簽核平臺，支持先進工藝節點的復雜設計規則檢查(DRC)、版圖與原理圖一致性驗證(LVS)、可制造性設計(DFM)和可編程電氣規則檢查(PERC)，通過國內頭部芯片設計公司的驗證，成為保障芯片設計可靠性的“最后一道防線”。

LePl

聚焦全方位EM/IR等分析，憑借獨特架構實現上億單元規模設計的高效處理。在客戶大批量設計中覆蓋成熟工藝和先進工藝節點，以突破性的電源完整性技術成為支撐先進設計可靠性的關鍵力量。

Le3DIC

立芯推出的3D-IC設計解決方案，可支持2D/2.5D/3D全流程設計，實現封裝規劃與芯片設計的無縫銜接，助力客戶應對Chiplet架構下的系統級驗證挑戰，為RISC-V芯片在高性能計算、AI加速等場景的落地提供了關鍵支撐。

積極融入RISC-V生態

作為RISC-V生態的重要參與者，立芯的技術布局與峰會”開放、協同、落地”的主題高度契合。在全面覆蓋通用設計全流程需求外，立芯也針對RISC-V架構的技術特性積極探索—針對其模塊化架構、指令集可擴展以及異構集成需求提供專項支持和優化能力。努力為RISC-V芯片的設計以及量產落地提供更精準的優化支撐。

3D-IC設計解決方案與RISC-V的模塊化特性天然適配。通過2.5D封裝與硅通孔(TSV)優化，可將RISC-V處理器核與A加速器、高速接口等異構模塊集成，形成高性能計算集群，滿足數據中心、智能汽車等場景算力需求。

希望以這種"開放架構+國產工具"的組合，推動RISC-V架構在更多的應用領域滲透落地!

客戶驗證與行業認可

展會期間，立芯展位吸引了半導體設計公司以及產業鏈其他上下游公司的廣泛關注。多家芯片企業與立芯技術團隊深入探討了先進工藝節點物理設計所面臨的挑戰以及國產工具替代方案。

“我們不僅要提供工具，更要成為客戶創新的伙伴。“立芯相關負責人表示，“通過深度參與RISC-V生態建設，立芯希望與產業鏈各方共同打破技術壁壘，讓國產EDA真正成為支撐中國芯片產業自主可控的基石。